1、第五章直接数字频率合成技术 5.1直接数字频率合成基本原理5.2直接数字频率合成的性能5.3直接数字频率合成的相位噪声和杂散5.4集成直接数字频率合成器的芯片介绍和设计实例5.52.44.6 GHz频率合成器的设计第五章直接数字频率合成技术 5.1.1正弦信号的产生与时间抽样定理正弦信号的产生与时间抽样定理直接数字频率合成根据正弦函数的产生机理，从相位出发，以不同的相位给出不同的电压幅度，最后通过平滑滤波输出所需要的频率信号。为了更好地理解直接数字频率合成，有必要先回顾一下正弦函数产生的机理，然后在此基础上建立直接数字频率合成的概念。单一频率的正弦信号可以表示为5.1直接数字频率合成基本原理直
2、接数字频率合成基本原理第五章直接数字频率合成技术 若假设V0=1，j0=0，则 可以用一个单位圆表示，如图5-1所示。(5-1)第五章直接数字频率合成技术 图5-1单位圆表示正弦信号 第五章直接数字频率合成技术 图5-1表示了半径R为1的单位圆，半径R绕圆心旋转与x轴的正方向夹角为(t)=0t(见图5-1(a)。令R在y轴上的投影为电压的瞬时振幅，当半径R连续不断绕圆心旋转时，电压的瞬时振幅将在+1-1之间取值，(t)在0360的范围内变化，在时间轴上形成正弦电压信号(见图5-1(b)。如果半径R不是连续不断绕圆旋转，而是以等步长的相位增量阶跃式旋转，那么旋转一周则会形成阶梯式的电压信号，此时
3、相位变化360，如图5-2所示。若步长增加(也就是相位增量减小)，阶梯式的电压信号就更接近正弦电压信号。第五章直接数字频率合成技术 图5-2阶梯波信号和相位变化 第五章直接数字频率合成技术 由以上的讨论我们知道，在时间间隔一定的条件下，改变相位增量(改变步长)，就可以改变相位变化曲线的斜率，也就是说改变输出的频率。如果相位增量为180，那么输出就变成方波输出了。第五章直接数字频率合成技术 由时间抽样定理得知：一个频带限制0fS以内的低通信号x(t)，如果以fc2fS的抽样速率进行均匀抽样，则x(t)可以由抽样后的信号xc(t)完全地确定(这里指xc(t)包含了x(t)的成分，可以通过适当的理想
4、低通滤波器不失真地恢复x(t)。而最小的抽样速率fc=2fS称为奈奎斯特速率，而这个最大的抽样时间间隔称为奈奎斯特间隔。也就是说，在一个周期内有两个采样值就可以恢复一个正弦信号的波形，如图5-3所示。第五章直接数字频率合成技术 图5-3奈奎斯特抽样定理示意图第五章直接数字频率合成技术 5.1.2直接数字频率合成基本原理直接数字频率合成基本原理一个角频率为0、幅度为1 V且初始相位0=0的正弦信号可以表示为 v(t)=sin0t=sin2f0t=sin(t)(5-2)相位对时间的导数等于角频率第五章直接数字频率合成技术 如果对信号进行采样，采样周期为TC(TC=1/fc)，则可得离散的波形序列
5、，可令 ，则(n为采样次数。；;)。第五章直接数字频率合成技术 离散的相位序列为，即相位序列为q、2q、3q、4q nq。由此可以看出，相位序列函数q(t)=nq的斜率决定了信号的频率，相位序列函数的斜率为q，因此只要控制最小相位增量q，就可以控制信号的频率。第五章直接数字频率合成技术 若将一个周期的相位2分成M等份(M=2N)，则最小相位增量为那么最低输出频率为输出信号为(53)(54)第五章直接数字频率合成技术 若相位增量为，则输出信号为 ，K称为频率控制字(Frequency Setting Work,FSW)。输出频率为，假若N4，则M=2N=24=16。根据时间抽样定理，从理论上讲频
6、率控制字K2N-1，输出频率。第五章直接数字频率合成技术 5.1.3DDS的组成及各部分作用的组成及各部分作用根据上述原理，若合成一个所需频率的模拟正弦信号，该合成器必须具备以下几个功能：控制每次的相位增量并累加输出一个相位序列码，采用累加器完成。将相位序列码转换为幅度序列码，用查表形式来完成。将幅度序列码转换成阶梯波形，用数/模转换(DAC)来完成。将阶梯波形转换成正弦波，用滤波器来完成。时钟信号，控制采样的时间间隔。也就是说，每一个DDS必须由如图5-4所示的几部分组成。其中各组成部分的作用如下：第五章直接数字频率合成技术 图5-4DDS的基本组成原理框图 第五章直接数字频率合成技术(1)
7、寄存器的作用：存放频率控制字(FSW，即K)，给定K，输出频率为式中，N为相位累加器的字长。(2)相位累加器的作用：产生相位序列码 ，即0，q，2q，3q，4q，。(3)正弦查表的作用：它本身是一个存储器，用于存放以相位序列码为地址，该地址存放相位序列码所对应幅度序列码。第五章直接数字频率合成技术(4)数/模转换器(DAC)的作用：将幅度序列码转换成阶梯波。(5)滤波器的作用：将阶梯波转换为正弦波。(6)时钟的作用：控制采样的时间间隔。第五章直接数字频率合成技术 1.相位累加器相位累加器相位累加可用一个累加器来完成。用一个N位字长的累加器(则M=2N)，将一整周期的相位分割成最小增量=2/2N
8、的M个离散的相位，它们的地址代码位为02N-1。累加器的基本结构如图5-5所示，它由二进制加法器(也可为M进制)和并行数据寄存器组成，在时钟频率fc的作用下可对输入数据K进行累加。若累加器的字长N4，则最小相位间隔=qmin=2p/24=2p/16，那么相位累加器有16种状态，即 0000，0001，0010，0011，0100，0101，0110，0111 1000，1001，1010，1011，1100，1101，1110，1111 第五章直接数字频率合成技术 图5-5累加器的基本结构 第五章直接数字频率合成技术 0000状态可以表示为0，也可以表示p/16，还可以表示为2p/16，这是人
9、为规定的。我们在此规定0000状态表示为p/16，之所以这样规定我们以后会给以说明，也就是说起始状态为p/16，那么RAM存储器的地址所对应表示的相位值则如表5-1所示。第五章直接数字频率合成技术 表表5-1 第五章直接数字频率合成技术 频率控制字(FSW)表示相位增量，即K2(N-1)。当K1时，表示相位增量为q=qmin，若N=4，当K2时，表示相位增量为q=2qmin，若N=4，当K8时，表示相位增量为q=8qmin，若N=4，；第五章直接数字频率合成技术 当频率控制字K=1时，RAM存储器16个地址表示的相位如表5-1所示，此时输出信号的频率为再如：频率控制字K=2时，q=2qmin，
10、取RAM存储器的8个地址，即 0000，0010，0100，0110，1000，1010，1100，1110 第五章直接数字频率合成技术 此地址所对应表示的相位可由表5-1查出。其输出信号的频率为K=3时，q=3qmin，取RAM存储器的7个地址，其输出信号的频率为K=4时，q=4qmin，取RAM存储器的6个地址，其输出信号的频率为 第五章直接数字频率合成技术 K=5时，q=5qmin，取RAM存储器的5个地址，其输出信号的频率为K=6时，q=6qmin，取RAM存储器的4个地址，其输出信号的频率为第五章直接数字频率合成技术 K=7时，q=7qmin，取RAM存储器的3个地址，其输出信号的频
11、率为K=8时，q=8qmin，取RAM存储器的2个地址，其输出信号的频率为第五章直接数字频率合成技术 上面内容可以看出，当K=8时，对应应用只有两个地址，若地址 0000表示相位为0，则在该地址存放正弦函数的幅度值为sin0=0，而地址1000表示相位为，则在该地址存放正弦函数的幅度值为sin=0，根据奈奎斯特抽样定理，两个0是恢复不了波形的，因此0000不能表示为0，而表示为/16。第五章直接数字频率合成技术 由以上分析还可以看出，相位累加器的字长决定了DDS的频率分辨力，当N4时，DDS的频率分辨力为，能够输出8个频率。因此DDS频率分辨力取决于相位累加器的字长和时钟频率。若N=8，频率分
12、辨力为，理论上可以输出128个频率;第五章直接数字频率合成技术 若N=32，频率分辨力为，理论上可以输出4.294 967 2960.5109个频率；若fc=20 MHz，则f=2.6510-3Hz；若fc=100 MHz，则f=2.32810-2Hz。第五章直接数字频率合成技术 2.正弦查表正弦查表相位累加器输出的是相位序列码，需要经过一个相位序列码到幅度序列码的变换装置，再经过数/模转换才生成阶梯波形。相位序列码到幅度序列码的变换装置就是利用只读存储器RAM来完成的。在数字电路中常常用二进制数来表示十进制的数，那么下面我们来分析二进制数与十进制数的关系。我们仍然以N=4来分析，二进制位数N
13、=4有16个状态。对于十进制数其幅度值最大为1.0000，最小为0.0000。将0.0000与1.0000之间16等分，其关系如表5-2所示。第五章直接数字频率合成技术 表表5-2 那么相位序列码与幅度序列码的对应关系如表5-3所示。第五章直接数字频率合成技术 表表5-3 第五章直接数字频率合成技术 由表5-3可以看出，在只读存储器中以相位序列码作为地址，存储相位序列码所对应的幅度序列码。在相位序列码到幅度序列码的转换中，相位序列码所对应的实际相位的正弦值与二进制的幅度序列码所对应的实际数值是不同的，产生了误差，这个误差是由量化所引起的，所以称为量化误差。相位累加器的位数越大，量化误差就越小。
14、相位累加器的字长越大，存储量就越大。为了解决存储量的问题，我们发现可以只存储1/4周期的数据量，而其余3/4的数据通过求补电路来完成。第五章直接数字频率合成技术 3.数数/模变换器模变换器(DAC)DAC是将幅度序列码转换为阶梯波。注意：DA变换器的位数不可能等于相位累加器的位数，否则将会引入舍位误差。4.模拟滤波器模拟滤波器利用滤波器的选频特性滤除高频分量，得到最低频率(基频)的正弦信号。第五章直接数字频率合成技术 5.1.4实际实际DDS的组成及各部分作用的组成及各部分作用图5-6给出了实际DDS组成原理框图及各个功能块的输出波形。实际中，由图可知：直接数字频率合成器的频率控制字由微处理器
15、提供。二进制的寄存器接收这个数据，并把它送到相位累加器的加法器，直到再次接收一个新的频率指令。第五章直接数字频率合成技术 加法器把来自二进制寄存器的数字信号与累加器的数值相加，然后以当前的和值修改累加器的寄存器。累加器寄存器的作用是把来自加法器的已修改的数字数据在每一个参考时钟脉冲输入时传输到其输出端，以便用频率控制字确定的周期使2N模累加器周期溢出。累加器的寄存器还把已修改的数字数据提供给象限求补器，供进一步处理。当频率控制字置于新的频率时，二进制寄存器在下一个参考时钟脉冲就把新的相位增量提供给加法器，于是累加器的周期也就相应发生了变化。第五章直接数字频率合成技术 在此条件下，相位累加器的M
16、SB(最高有效位)输出一个等于合成信号重复速率的方波，作为控制信号补充RAM的地址，即通过符号求补器，产生合成信号波形的负半周。正是由于这个原因常常把这一位称为符号位。同时累加器MSB的第二位(也就是第二最高有效位)称为象限位，输出一个等于合成信号重复速率一半的方波，作为控制信号通过象限求补器选择合成信号的象限。象限求补器给RAM提供K位地址码。第五章直接数字频率合成技术 RAM就是2N的正弦查表。它把相位累加器提供的相位数据变换成合成信号波形的数字幅度抽样。相位累加器依次产生的每一个相位值，RAM都要给符号求补器提供在那个抽样时刻表示合成信号波形幅度的数字数据。符号求补器处理这些数据以便产生
17、对称的正弦波形。第五章直接数字频率合成技术 每一组相位抽样的全部值都必须在同一时刻加到数/模变换器上，否则数/模变换器位开关的不同操作时间将会在两个抽样之间产生大的暂态，影响合成器的频谱纯度。各位的同步由输出寄存器完成。输出寄存器储存符号求补器提供的数据，并把全部数据在下一个参考时钟脉冲输入同时传送到数/模变换器。这样，数/模变换器以Tc=1/fc的速率更新数据。数/模变换器输出的是一个阶梯波，经过滤波器的平滑并滤除高频分量输出该频率的正弦波。第五章直接数字频率合成技术 图5-6实际DDS组成框图及输出波形(a)DDS组成原理框图；(b)相位序列码；(c)象限求补后相位序列码；(b)(d)RA
18、M输出幅度序列码；(e)符号求补后幅度序列码；(c)(f)DAC输出阶梯波形；(g)滤波器输出正弦波形第五章直接数字频率合成技术 5.2直接数字频率合成的性能直接数字频率合成的性能 直接数字频率合成器的工作原理以及实现方法与间接频率合成器和直接频率合成器有本质上的差别，其性能也存在独特之处。下面我们加以讨论。第五章直接数字频率合成技术 1.相对带宽相对带宽当频率控制字K=1时，直接数字频率合成器输出频率为最低输出频率，当相位累加器的字长很大时，最低输出频率可达到微赫兹。直接数字频率合成器输出最高频率受到时钟频率和抽样定理的限制。也就是说。在实际的应用中，考虑到输出滤波器的非理想特性，一般认为直
19、接数字频率合成器最高输出频率为。直接数字频率合成器输出频率取决于相位累加器的字长N、频率控制字K以及时钟频率fc。其相对带宽为(f0min很小，趋于零)。第五章直接数字频率合成技术 2.频率分辨力频率分辨力直接数字频率合成器的分辨力就是直接数字频率合成器的最小频率步进，也就是它的最小输出频率，即表5-4给出了常用的相位累加器的字长N、时钟频率fc与分辨力的关系。由表中可以看出，直接数字频率合成器的分辨力可以做到十分精细，输出频率可以逼近频率的连续变换，再加上超宽的相对带宽，这对于用于高性能信号发生器是十分方便的。(5-5)第五章直接数字频率合成技术 表表5-4常用的相位累加器的字长常用的相位累
20、加器的字长N、时钟频率、时钟频率fc与频率分辨力的关系与频率分辨力的关系 第五章直接数字频率合成技术 3.频率转换时间频率转换时间直接数字频率合成器的频率转换时间可以近似认为是实时的。这是因为它的相位序列在时间上是离散的，在频率控制字改变以后，要经过一个时钟周期以后才能按照新的相位增量累加，所以也就是说，它的频率转换时间就是频率控制字的传输时间，即一个时钟周期。若时钟频率为100 MHz，则频率转换时间为100 ns。时钟频率越高，转换时间就越短，但再短也不能小于数字门电路的延迟时间。第五章直接数字频率合成技术 4.频率变化输出信号相位连续频率变化输出信号相位连续由直接数字频率合成器的工作原理
21、得知：改变直接数字频率合成器的输出频率，实际上是改变每次的相位增量，即改变相位函数的增长速率。当频率控制字由K1变为K2之后，它是在已有的积累相位nK1之上，再每次积累K2，相位函数曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出信号相位的连续。直接频率合成器输出信号的相位是不连续的，而间接频率合成器虽然输出信号的相位是连续的，但频率转换时间较长。在有些场合对信号的相位连续有严格要求，这是因为信号的相位不连续，可能导致频谱的扩散，不利于频谱资源的有效利用。第五章直接数字频率合成技术 5.正交信号可以同时输出正交信号可以同时输出在某些系统中既要求输出v1=V0 sin(0t+f
22、0)，也要求输出它的正交信号v2=V0 cos(0t+f0)，这时只需在RAM中作一个正弦表和一个余弦表。6.任意波形的输出任意波形的输出由直接数字频率合成器的工作原理得知，输出信号的波形取决于在RAM中存放的函数表格。如果在RAM中存放正弦函数或余弦函数，即可输出正弦波形或余弦波形。若在RAM中存放三角波、锯齿波、方波等函数，则可以输出所需的波形。目前已有基于直接数字频率合成技术的“任意波发生器”。第五章直接数字频率合成技术 7.调制性能调制性能由于直接数字频率合成器是全数字的，利用频率控制字可以调整频率，同样经过适当的变换也可以调整相位，因此能很容易地在由直接数字频率合成器上实现数字调频和
23、数字调相。直接数字频率合成器还可以实现数字移相器。所以说，直接数字频率合成器的数字调制功能是很强的。第五章直接数字频率合成技术 8.噪声与杂散噪声与杂散直接数字频率合成器是采用数字技术先构成离散信号，然后再变换成模拟信号输出的。因而噪声和杂散是不可避免的。直接数字频率合成器的杂散是影响直接数字频率合成器应用的主要因素，近年来研究的成果使得直接数字频率合成器的杂散电平降到70 dB以下，才使得它应用到各个领域中。第五章直接数字频率合成技术 5.3直接数字频率合成的相位噪声和杂散直接数字频率合成的相位噪声和杂散 直接频率合成器是由相位累加器、正弦查表、数/模转换、低通滤波器组成的，数/模转换输出的
24、是一个阶梯波形，它是一个近似的正弦波形，其频谱包含直接数字频率合成器输出频率fout，也包含杂散边带，对称分布在参考频率fc及其谐波两边，如图5-7所示。由图可以看出，杂散成分中左边第一个高电平杂散信号fspur(fspur=fcfout)的存在严重限制了频率合成器输出的频率上限。根据分析很容易得到该杂散的边带功率和信号功率的比值为 第五章直接数字频率合成技术 或用dB表示为第五章直接数字频率合成技术 图5-7数/模转换器输出信号的频谱 第五章直接数字频率合成技术 当输出频率fout增大时，fspur(fspur=fc-fout)频率接近输出频率fout，为了抑制fspur而使得低通滤波器的实
25、现变得很困难了。当频率合成器输出频率fout远小于参考频率fc时，则第一个杂散信号fspur电平远小于输出信号电平,这对于低通滤波器的设计变得比较容易了。第五章直接数字频率合成技术 5.3.1直接数字频率合成的相位噪声直接数字频率合成的相位噪声可以把直接数字频率合成器的相位噪声分析看成一个分频器，因此直接数字频率合成器的相位噪声就取决于参考频率源的相位噪声和数/模变换器的相位噪声，理想情况下可按下式来考虑式中,=fout/fc，归一化频率。一般情况下，直接数字频率合成器产品都给出它的相位噪声基底，如AD9858，在输出频率fout为100 MHz时，相位噪声为-145 dBc/Hz/10 kH
26、z。(5-7)第五章直接数字频率合成技术 5.3.2直接数字频率合成器的杂散分析直接数字频率合成器的杂散分析对一个频率合成器来说，杂散电平是一项重要的指标，直接数字频率合成器的杂散性能是历来人们关心的重点和研究的对象。直接数字频率合成器中引入了三项误差：p(n)，相位截断误差；A(n),幅度截断误差;D(n),由DAC引入的误差。前两种误差的规律性很强，已经能用数学工具进行完整的分析了。第三种误差目前尚未找到理想的数学模型，还不能进行完整、准确的分析。第五章直接数字频率合成技术 1.p(n)和和A(n)的分析的分析在理想的DAC条件下来分析相位截断误差p(n)和幅度截断误差A(n)，其方法有以
27、下几种：(1)统计分析法。假设波形误差序列为均匀分布，从而进行输出频谱特性的统计分析。但这只考虑了有限相位序列长度的影响，而忽略了幅度量化误差的影响，后来有人弥补了此项工作，给出了完整的分析过程和结果。统计法虽给出了一些指导性的结论，但不够精确，对实际应用来说，意义不够明确。第五章直接数字频率合成技术(2)输出信号分析法。根据DDS相位序列的周期特性，得出DDS输出周期信号的准确时域表达式，从而对周期信号进行频谱分析。此方法简单、直观，但计算量大。当N为累加器的字长、A为RAM寻址相位序列长度，D为DAC的字长时，其结论是：DDS输出杂散特性只与A有关，与N无关，在A确定后N唯一的选择依据就是
28、频率分辨力；当A确定后，A每增加一位输出杂散能够改善约6 dB，当A超过一定数值时，杂散特性就不能改善；第五章直接数字频率合成技术 当D确定后，D每增加一位输出杂散能够改善约8.5 dB，这种现象称为D与A的饱和现象。当A=12时，D的饱和值为9；当A=13时，D的饱和值为10；当A=14时，D的饱和值为10；当A=15时，D的饱和值为11。第五章直接数字频率合成技术(3)误差信号分析法。以理想情况下DDS输出信号为基准，求出含有相位截断误差p(n)和幅度截断误差A(n)时的输出信号，找出输出信号与基准信号之间的误差信号，针对最终误差信号进行分析。第五章直接数字频率合成技术 2.估计杂散电平的
29、方法估计杂散电平的方法若时钟频率为fc=20 MHz，N=32(相位累加器的字长)，A=16(RAM寻址相位序列长度)，D=12(DAC的字长)，则频率控制字为K=K2k=27224(K=27，k=24)，B=N-A=16。频率控制字对应二进制数为(0001 1011 0000 0000 0000 0000 0000 0000)。当kB时，无相位截断误差，仅有幅度截断误差，输出频率，最大杂散电平(6D1.8)dB73.8 dB，实验结果为53.1 dB(非理想DAC的影响)；当kB时，引入相位截断误差则会引起最大杂散电平LP=-6A dB。第五章直接数字频率合成技术 3.数数/模转换器的影响模
30、转换器的影响经过数/模变换器后输出信号的频谱纯度下降的主要原因是：有限位的分辨力、数/模变换器的非线性及瞬态效应或突发性尖脉冲。第五章直接数字频率合成技术 从目前半导体工艺技术水平来讲，不可能制作任意分辨力的数/模变换器；从制作成本来讲，分辨力越高，数/模变换器就越复杂，成本也就越高，所以不能选择太高的分辨力。目前，数/模变换器通常选D812位，A为RAM寻址相位序列长度，一般A的位数比D的位数大一些(这是有一定关系的)，这样必然产生量化误差，也就必然产生杂散，理论分析得出，由于量化误差引起的信噪比为由式(5-8)可以看出，由量化误差引起的杂散近似为6D(dB)。(5-8)第五章直接数字频率合
31、成技术 数/模变换器的非线性除了制造方面的原因外，环境的变化和电路电压以及电路电流的起伏等这些非线性都会使得输出信号的频谱纯度下降。数/模变换器工作时需要有许多次转换操作，在理想情况下应该是瞬态完成的，然而，在实际电路中并不存在这种理想情况。在转换操作中可能由于杂散电压或电流阶跃而产生称为突发性尖脉冲的瞬态效应，特别是大的突发性尖脉冲常常出现在二进制编码的中间状态变化，例如从0111到1000。突发性尖脉冲的瞬态效应将使得输出信号频谱变坏。第五章直接数字频率合成技术 5.3.3降低杂散电平的方法降低杂散电平的方法目前降低杂散电平的方法，都是在DDS内部采用破坏相位序列码、幅度序列码的周期性，也
32、就是加扰来改善直接数字频率合成器的杂散电平的。经分析，当相位累加器字长N=32时，杂散电平理论值-48 dB，仿真值-47.27 dB，加拢后为-59.6 dB。当相位累加器字长N=48时，杂散电平理论值-72 dB，加拢后为-92.6 dB。再一点就是采取降低突发性尖脉冲的措施，使得数/模变换器的性能获得改善。第五章直接数字频率合成技术 5.4集成直接数字频率合成器的芯片介绍和集成直接数字频率合成器的芯片介绍和设计实例设计实例 5.4.1直接数字频率合成器的芯片直接数字频率合成器的芯片AD98521.AD9852简介简介第五章直接数字频率合成技术 AD9852数字合成器是一种高度集成的芯片，
33、使用先进的DDS工艺，其内部具有高性能的D/A转换器相连而形成的数字可灵活编程的合成器。如果以一个精确的时钟源作参考，AD9852可以生成高稳定频率、相位和振幅可编程的COS余弦输出。这个输出信号可以在雷达通信中作为灵活的本振或很多其他应用。AD9852创新的高速DDS内核可提供48位频率分辨力，如果系统时钟为300M，则可分辨最小频率为1 Hz。相位截断到17位保证了很好的SFDR。第五章直接数字频率合成技术 AD9852具有可编程的420倍参考时钟乘法器电路，能够从一个很低的外部参考时钟频率产生一个内部的300M系统时钟。这样既减少了用户的花费，又降低了设计制作一个300M系统时钟源的困难
34、。直接的300M时钟也可以单端或差分输入。AD9852采用先进的0.35 m的CMOS技术实现这种高性能技术，只需一个3.3 V的电源。它可以在-40+85的温度范围下正常工作。AD9852是一种数字频率合成器的通用芯片，这种芯片有广泛的应用。第五章直接数字频率合成技术 2.AD9852的特性的特性AD9852的具体特性如下：(1)具有300 MHz内部时钟速率；(2)可实现FSK、BPSK、PSK、脉冲、AM调制；(3)具有双积分12位D/A转换器；(4)具有超高速的比较器，孔径抖动为3 ps(RMS)；(5)具有极好的动态性能，80 dB SFDR100 MHz(1 MHz)Aout；(6
35、)具有420倍可编程参考时钟乘法器；(7)具有两个48位的可编程频率寄存器；第五章直接数字频率合成技术(8)具有两个14位的可编程相移寄存器；(9)具有12位可编程幅度调制和OOK调制功能；(10)具有单引脚FSK和BPSK数据接口；(11)具有通过I/O接口的PSK功能；(12)具有线性或非线性调频脉冲功能，单引脚频率保持功能；(13)具有频率斜升FSK功能；(14)用作时钟输出时，孔径抖动小于25 ps RMS；(15)可进行自动双向频率扫描；(16)具有sinx/x插值调整功能；第五章直接数字频率合成技术(17)具有简单的控制接口：2-线或3-线的串行数据通信模式，10 MHz串行速率，
36、8位的并行通信模式，100 MHz速率；(18)单个3.3 V电源供电；(19)具有多种掉电功能；(20)具有单端或差分参考时钟输入。第五章直接数字频率合成技术 3.AD9852的封装形式及引脚的封装形式及引脚AD9852具有两种封装形式：80引脚的LQFP表贴封装和热增强型的LQFP封装。前者芯片型号为AD9852AST，后者型号为AD9852ASQ。引脚封装形式如图5-8所示。AD9852引脚功能如表5-5所示。第五章直接数字频率合成技术 图5-8AD9852引脚封装形式示意图 第五章直接数字频率合成技术 表表5-5引脚功能描述引脚功能描述 第五章直接数字频率合成技术 第五章直接数字频率合
37、成技术 第五章直接数字频率合成技术 4.AD9852的内部结构及工作方式的内部结构及工作方式AD9852数字频率合成器的内部结构如图5-9所示。芯片由具有48位相位加法器的NCO和一个可编程参考时钟乘法器、一个反相正弦滤波器、一个数字乘法器、两个12位300 MHz的DAC、一个高速模拟比较器和一个接口逻辑器组成。这种高集成的芯片可以用作合成的本振、灵活的时钟发生器和FSK/BPSK调节器。第五章直接数字频率合成技术 图5-9AD9852原理框图 第五章直接数字频率合成技术 AD9852有五种可编程的工作模式，若选择一种工作模式，需对控制寄存器内的3个数位进行编程。第一种工作模式是单音(sin
38、gletone)模式(Mode 000)，这个模式是主复位时被确定的默认模式。主复位之后的默认值设置芯片输出信号频率为0 Hz和0 相位，芯片输出为一直流信号。当用户对控制寄存器编程时，输入频率控制字K后，芯片的输出信号的频率从直流跃变到用户所定义的信号频率。频率控制字K与输出信号的关系为第五章直接数字频率合成技术 式中，N为相位累加器的字长，fout为数字频率合成器输出信号的频率，fc为时钟频率。频率控制字是一个十进制数，必须先把它化为整数后再转换为二进制的形式，即一串48位的二进制数。基本的余弦DAC波形输出频率范围是从直流到半个时钟周期。第五章直接数字频率合成技术 频率的改变相位是连续的
39、，也就是说，新的频率使用前一个频率的最后一个相位作为其参考点来计算新的频率的第一个相位。14位的相位寄存器调整余弦DAC输出相位。第五章直接数字频率合成技术 第二种工作模式是非斜坡FSK模式(Mode 001)：当此模式被选择时，直接数字频率合成器输出两个频率的信号，两个频率控制字分别寄存在频率调谐字寄存器1和频率调谐字寄存器2里。直接数字频率合成器输出信号的频率与引脚29的逻辑电平有关。当引脚29的逻辑电平为低电平时，频率控制字选择存放在频率调谐字寄存器1所存放的频率控制字K1，此时数字频率合成器输出信号的频率为f1。当引脚29的逻辑电平为高电平时，频率控制字选择存放在频率调谐字寄存器2所存
40、放的频率控制字K2，此时数字频率合成器输出信号的频率为f2。频率改变时，相位是连续的。FSK数据信号与DAC输出的信号之间存在着确定的传输延迟。第五章直接数字频率合成技术 第三种工作模式是斜坡FSK模式(Mode 010)：在此模式中，频率控制字从K1到K2的变化不是瞬时完成的，而是在一个“斜坡”形式中完成的，数字频率合成器输出信号的频率同样是在一个“斜坡”形式中完成的，“斜坡”意味着频率扫描是线性的，这只是很多种可能情况中的一种。其他频率转换方式可以通过改变斜率和倾斜步进大小，以分段模式来实现。第五章直接数字频率合成技术 第四种工作模式是线性脉冲调频(Chirp)模式(Mode 011)：该
41、模式也叫做脉冲调频模式。绝大多数脉冲调频系统使用线性调频扫描格式，但AD9852也支持非线性调频扫描格式。在雷达应用系统中，使用脉冲调频模式允许操作人员缩减所需的输出功率来达到和单频率雷达系统产生的结果相同。AD9852保证了在用户定义的频率范围内的内部产生的线性或外部编程的非线性脉冲、连续FM信号的精确度、持续时间、频率分辨率和扫描方向。基本调频脉冲模式编程步骤：首先编写一个起始频率到频率控制字K1存入寄存器(并行寄存器地址为4H9H)；第五章直接数字频率合成技术 然后编写频率步进分辨力到48位的、两个互补的三角频率字存入寄存器(并行寄存器地址为10H15H)；最后编写变化的速率(在每个频率
42、处的时间)到20位的斜升速率时钟存入寄存器(并行寄存器地址为1AH1CH)。当编程完成之后，20脚的一个I/O更新脉冲将激活编程命令。对于两个互补的三角频率字来说，有必要定义脉冲调频信号移动的方向。如果48位的三角频率字为负(最高有效位为高)，从K1开始的频率改变将会是负方向的；如果48位的三角频率字为正(最高有效位为低)，从K1开始的频率改变将会是正方向的。第五章直接数字频率合成技术 必须要注意的是，K1仅仅是调频脉冲的一个起始点。没有固定的限制要求返回K1。一旦调频脉冲开始，那么它可以在Nyquist带宽(直流到系统时钟的一半)内任意移动(在程序控制下完成)。然而瞬间返回K1是很容易实现的
43、。在调频脉冲模式下，两个控制位可以用来允许瞬时返回起始频率K1或0 Hz。首先，当清零累加器1位(寄存器地址为1FH)置高时，将会以持续一个系统时钟周期的可触发单次脉冲清除48位频率累计器(ACC1)的输出。输入到累加器的48位的三角频率字不受清零累加器1位的影响。第五章直接数字频率合成技术 如果清零累加器位置高，一个单次脉冲将在I/O更新时钟的每一个上升沿被发送到频率累加器1。其结果是中断当前的脉冲调频，复位频率回到K1，然后以先前的编程速率和方向继续脉冲调频。第五章直接数字频率合成技术 第五种工作模式是数字调相BPSK模式(Mode 100)：双向相位偏移键控法是一种迅速在两个14位可编程
44、输出相位偏移量之间选择，这个输出相位偏移量对AD9852的I和Q输出影响是一样的。BPSK29引脚的逻辑状态控制对相位校准寄存器1和2的选择，当为低时，29引脚选择相位校准寄存器1；当为高时，选择相位校准寄存器2。基本BPSK编译步骤：首先在频率控制字K写一个载频信号；然后在相位校准寄存器里编写适当的14位相位字；再将BPSK数据源接到引脚29；最后激活I/O更新脉冲。如果需要高阶的相位调制，用户就应该选择单音模式，并且用串行或者高速并行编译总线编写相位校准寄存器。第五章直接数字频率合成技术 在上述五种工作模式下，AD9852有些功能是不允许应用的，表5-6显示出一些重要的功能和它们对于每一个
45、模式的有效性。第五章直接数字频率合成技术 表表5-6功能有效性与工作模式的关系功能有效性与工作模式的关系 第五章直接数字频率合成技术 5.应用电路应用电路1)DDS频率合成器图5-10所示是DDS最基本的应用电路，用它可以产生输出频率foutfc/2的正弦(余弦)信号。第五章直接数字频率合成技术 图5-10DDS最基本的应用电路框图 第五章直接数字频率合成技术 2)DDS激励PLL锁相环路如图5-11所示，采用DDS的输出频率信号作为PLL锁相环路的参考频率信号，可以获得高分辨力的输出频率信号。第五章直接数字频率合成技术 图5-11DDS激励PLL锁相环路的频率合成器框图 第五章直接数字频率合
46、成技术 3)PLL内插DDS如图5-12所示，锁相环路的参考频率保持不变，在锁相环路中内插一个下变频器，将DDS作为下变频器的本振的频率合成器，不仅可以提高输出频率，提高频率分辨力，还可以改善噪声特性。第五章直接数字频率合成技术 图5-12PLL锁相环路内插DDS的频率合成器框图 第五章直接数字频率合成技术 5.4.2直接数字频率合成器的芯片直接数字频率合成器的芯片AD98581.AD9858简介简介AD9858 直接数字合成器(DDS)是一个灵活的元件，有较宽的应用领域。它是由带32 bit相位累加器的NCO、14 bit 相位偏移调节器、高效的DDS 核和1 GSPS 的10 bit D/
47、A 转换器等组成的。AD9858 具有自动频率扫描能力，带有可工作到2 GHz的混频器，相频检测器(PFD)和带有快锁能力的可编程电荷泵。这些RF 模块可满足各种频率合成环或其他系统设计的需要。AD9858 在1 GHz 的内部时钟的驱动下可产生高达400 MHz 的频率，这个时钟也可由高达2 GHz 的外部时钟驱动(使用片内除2 功能)。第五章直接数字频率合成技术 片内混频器和PFD/CP可用于各种合成组合，以产生12 GHz或更高的频率。AD9858 具有将灵活的DDS 和模拟频率合成技术(PLL，混频器)结合起来的优点，可以产生高频率分辨力的精确信号，以及具有快速跳频、快速建立时间和自动
48、频率扫描能力。AD9858的芯片结构如图5-13所示。第五章直接数字频率合成技术 图5-13AD9858内部结构示意图 第五章直接数字频率合成技术 2.AD9858主要的性能指标主要的性能指标AD9858的主要性能指标如下：(1)具有1千兆次/秒的采样速率；(2)集成有10位D/A转换器；(3)具有单音、频率扫描及全睡眠三种操作模式；(4)具有良好的动态性能，在360 MHz输出时仍有50 dBc的SFDR；(5)具有4套32位可编程频率寄存器，14位可编程相位寄存器；第五章直接数字频率合成技术(6)内含一个32位控制字寄存器、一个32位频率增量改变字寄存器和一个16位单频点持续时间字寄存器；
49、(7)集成有2 GHz的RF混频器；(8)有简化的控制接口，10 MHz串行两线或三线外围接口及100 MHz的8位并行端口；(9)具有多路低功耗功能，可采用单端或差分参考时钟输入。第五章直接数字频率合成技术 当AD9858内部时钟频率为1 GHz时，其输出信号最高频率可达到400 MHz，利用其片内的二分频电路，可以从一个频率高达2 GHz的外部时钟源产生基准时钟。此外，AD9858的杂散抑制性能和谐波抑制性能也非常突出。当输出为40 MHz信号时，在1 MHz带宽内的数/模转换SFDR为-87 dBc；输出180 MHz信号时，1 MHz带宽内的数/模转换SFDR为-84 dBc。第五章直
50、接数字频率合成技术 由图5-13可见，AD9858芯片系统结构由三大部分组成：DDS核、模拟混频器和数字锁相环。DDS核可以在数字域产生表示正弦曲线的数字值。通过设置不同的工作模式，DDS核可通过幅相转换器将这些正弦曲线值转换为频率、相位或调制成带有信息的信号；数字锁相环由一个数字相频检测器驱动一个具有高速锁存逻辑电路的电荷泵组成。它与DDS核联合使用可扩大频率合成的范围。模拟混频器采用差动输入，输入级内部采用直流偏差，外部采用交流匹配方式连接，输出为中频信号。模拟混频器主要用于通信基站设计。第五章直接数字频率合成技术 芯片内部的可用资源包括四套32位频率控制字寄存器、一个14位相位偏移字寄存
