1、第4章 触发器4.1 基本概念4.2 触发器4.3 触发器的结构和工作原理4.4 触发器的脉冲工作特性4.5 触发器的逻辑功能及转换第第4 4章章 触发器触发器第4章 触发器在数字电路和计算机中，常常需要具有记忆/存储功能的逻辑电路来保存计算值或运算结果。触发器(Flip-Flop,简称为FF)是基本存储单元电路，具有保存一位二值信息的功能。触发器是由逻辑门加上适当的反馈线耦合而成。它是一个双稳态器件，即其输出非零即一。它有两个互补的输出端Q和，当Q=1时=0，当Q=0时=1。当输入信号不发生变化时，触发器必处于两稳态之一，并可长期保持下去，直到输入发生变化才有可能改变状态。数字系统中的二进制
2、信息的记忆，就是通过触发器来实现的。4.1 4.1 基本概念基本概念第4章 触发器根据电路结构的不同，触发器可分为基本触发器、时钟控制触发器。根据控制方式的不同，即信号的输入方式以及触发器状态随输入信号变化的规律不同，触发器可分为主从触发器和边沿触发器。根据逻辑功能的不同，触发器可分为D触发器、JK触发器、触发器和RS触发器等几种类型。通过外接简单的组合电路，不同逻辑功能的触发器可以实现功能转换。第4章 触发器4.2.1 基本基本RS触发器触发器.电路结构电路结构基本RS触发器可由不同逻辑门构成。图4-1(a)是用两个与非门交叉反馈构成的基本RS触发器，RS触发器符号如图4-1(b)所示。4.
3、2 触触 发发 器器第4章 触发器 图4-1 基本RS触发器(a)逻辑电路图；(b)国标符号；(c)国外流行符号第4章 触发器表4-1是基本RS触发器的功能表，它描述了触发器的输出与输入的逻辑关系。表表4-1 基本基本RS触发器的功能表触发器的功能表第4章 触发器基本RS触发器的工作波形见图4-2。图4-2 基本RS触发器的工作波形第4章 触发器2.基本基本RS触发器的脉冲工作特性触发器的脉冲工作特性设基本RS触发器的初始状态为，欲使触发器置，应使信号保持状态，信号加负脉冲。图4-3表示触发器在负脉冲的作用下翻转过程的波形图，图中tpd为门的传输延迟时间。由图4-3可知，只要负脉冲的宽度tw大
4、于tpd，触发器就能建立起稳定的新状态。故要求和有效信号宽度tw2tpd。第4章 触发器图4-3 触发器置的触发波形第4章 触发器3.基本基本RS触发器的应用触发器的应用基本RS触发器可用于防抖动开关，工作电路如图4-4(a)所示。开关S在闭合的瞬间会产生多次抖动，使、两点的电位uA、uB发生跳变，这种抖动在电路中一般是不允许的。为消除抖动，可以接入一个基本RS触发器，将触发器的Q、作为开关状态输出。由触发器特性可知，此时输出可避免反跳现象，其波形见图4-4(b)所示。第4章 触发器图4-4 防抖动开关(a)电路图；(b)开关反跳现象及改善后的波形图第4章 触发器4.2.2 时钟控制时钟控制R
5、S触发器触发器.电路结构及工作原理电路结构及工作原理图4-5(a)所示是RS触发器逻辑图，该电路由基本RS触发器和两个时钟控制门和组成。图4-5(b)是时钟控制RS触发器的国标符号，此种国标关联标注法也适用于其他触发器。第4章 触发器 图4-5 时钟控制RS触发器(a)逻辑图；(b)国标符号；(c)国际流行符号第4章 触发器2.功能描述功能描述表4-2是时钟控制RS触发器的状态转换表，其中表示任意值(或)，1*表示不允许的状态(在卡诺图中作为无关项处理)。第4章 触发器表表4-2 时钟控制时钟控制RS触发器的状态转换表触发器的状态转换表第4章 触发器由表4-2中n、R、S和n的逻辑关系，可以画
6、出时钟控制RS触发器的次态卡诺图,如图4-6所示。对次态卡诺图化简，可得出触发器次态n的逻辑表达式，也称为次态方程或特征方程，此方程可以反映触发器次态与输入信号和现态之间的逻辑关系。第4章 触发器用状态转换图可以形象地说明时钟控制触发器状态转换的方向及条件。根据表4-2画出RS触发器的状态转换图，如图4-7所示。图中两个圆圈中的和分别表示触发器的两个稳定状态，用箭头表示状态转换的方向，箭头旁注明R和S的值，表示转换要求的输入条件。第4章 触发器图 4-6 时钟控制RS触发器次态卡诺图第4章 触发器图4-7 时钟控制RS触发器状态转换图第4章 触发器4.2.3 时钟控制时钟控制D触发器触发器由于
7、RS触发器要求输入信号满足一定的约束条件，使得应用受到一定限制。如果在RS触发器的输入增加一个非门，如图4-8(a)所示，那么约束条件(RS)就可以自动满足。这种触发器称为时钟控制D触发器，符号图见图4-8(b)、(c)所示。时钟控制D触发器的状态转换表如表4-3所示。第4章 触发器图 4-8 时钟控制D触发器(a)逻辑图；(b)国际符号；(c)国际流行符号第4章 触发器表表4-3 D触发器的状态转换表触发器的状态转换表第4章 触发器D触发器的特性方程为n=D当CP时，D触发器的状态不变；当CP时，D触发器的次态n随输入D的状态而定。显然，D触发器适用于锁存一位数据的场合，因此称为D触发器(又
8、称D锁存器)。D触发器的工作波形见图4-9。通常在工作波形图上先画出时钟CP的波形和输入信号D，再根据它们画出触发器状态的高低电平。由波形图可见，只有当CP时，触发器的状态才随输入信号D而改变；CP时，触发器状态保持不变。第4章 触发器图4-9 D触发器的工作波形第4章 触发器8位D触发器74LS373的逻辑图如图4-10所示。74LS373的功能表如表4-4所示。第4章 触发器图4-10 74LS373的逻辑示意图第4章 触发器表表4-4 触发器触发器74LS373功能表功能表第4章 触发器4.2.4 时钟控制触发器的触发方式及存在的问题时钟控制触发器的触发方式及存在的问题【例例4.1】在如
9、图4-5所示的时钟控制RS触发器中，若已知CP、R、S的波形如图4-11 所示，试画出的波形(假设触发器的初始状态为)。解解 CP时，触发器保持原状态；CP时，触发器的状态随输入信号R和S发生变化，其波形如图4-11所示。可见，在一个CP脉冲期间，触发器发生了三次翻转。第4章 触发器图 4-11 例 4.1的波形图第4章 触发器4.3.1 主从主从JK触发器触发器1.电路结构电路结构主从触发器是由主从两个触发器构成的。在CP脉冲高电平到来时，主触发器随输入信号改变状态，而从触发器的状态保持不变；当CP脉冲低电平到来时，从触发器接受主触发器状态，主触发器被封锁，其状态保持不变。下面以主从JK触发
10、器为例说明这类触发器的电路结构和工作方式。4.3 4.3 触发器的结构和工作原理触发器的结构和工作原理第4章 触发器主从JK触发器的电路结构如图4-12(a)所示，主从JK触发器的电路符号如图4-12(b)、(c)所示。第4章 触发器图4-12 主从JK触发器(a)逻辑图；(b)国标符号；(c)国际流行符号第4章 触发器2.逻辑功能分析逻辑功能分析主从JK触发器工作波形如图4-13所示。第4章 触发器图 4-13 主从JK触发器工作波形第4章 触发器【例例4.2】在图4-14中，给出主从JK触发器的输入信号CP、J、K的波形，试画出对应的输出Q的波形。设触发器的初始状态为0。解解 由图4-14
11、可见，第一个CP高电平期间，输入信号始终为J=1、K=0，因此，CP下降沿到达后触发器被置1。第二个CP下降沿到来时，J=K=0，如对照JK触发器功能表，触发器应保持原状态高电平不变。但由于CP的高电平期间，出现过短暂的J=0、K=1 状态，使主触发器被清0，因此，从触发器在CP下降沿翻转为0。第4章 触发器第三个CP下降沿到达时，J=0、K=1，如按J、K此时的输入状态决定触发器的次态，则应有n0。但由于CP高电平期间曾出现过J=K=1的状态，主触发器已被置1，而由于n=0，清0信号不起作用，所以CP下降沿到达后从触发器被置1。第四个CP高电平期间，J=K=0，故主触发器保持1不变，所以，C
12、P下降沿到来时，触发器仍为1。综上所述，画出输出Q的波形如图4-15所示。第4章 触发器图 4-14 例 4.2波形图(一)第4章 触发器图4-15 例4.2波形图(二)第4章 触发器3.CMOS 主从主从D触发器触发器把两个CMOS传输门构成的D触发器级联起来也可以构成主从结构的触发器。这种触发器在时钟脉冲作用下，其状态的变化也是分两步完成。当主触发器接受外来输入信号时，从触发器状态保持不变；而当从触发器接受主锁存的信号时，主触发器的状态保持不变。现以图4-16所示CMOS D触发器为例，说明这种触发器的工作原理。第4章 触发器图4-16 CMOS D触发器第4章 触发器4.3.2 边沿触发
13、器边沿触发器1.维持阻塞型维持阻塞型D触发器触发器1)电路结构图4-17为维持阻塞型D触发器逻辑电路及逻辑符号图。2)逻辑功能分析第4章 触发器图4-17 维持阻塞型D触发器(a)逻辑电路；(b)逻辑符号第4章 触发器图4-18画出了维持阻塞D触发器在时钟脉冲CP和输入信号D作用下的输出Q和的波形图(图中忽略了与非门的传输延迟时间)。第4章 触发器图 4-18 维持阻塞型D触发器的波形图第4章 触发器2.边沿触发边沿触发JK触发器触发器利用传输延迟时间的负边沿触发JK触发器的电路结构和符号如图4-19(a)和(b)所示。第4章 触发器图4-19 负边沿JK触发器(a)逻辑电路;(b)逻辑符号第
14、4章 触发器4.4.1 主从主从JK触发器的脉冲工作特性触发器的脉冲工作特性主从JK触发器的工作波形图见图 4-20。4.4 4.4 触发器的脉冲工作特性触发器的脉冲工作特性第4章 触发器图 4-20 主从触发器的工作波形第4章 触发器4.4.2 维持阻塞维持阻塞K触发器的脉冲工作特性触发器的脉冲工作特性图4-21为维持阻塞D触发器的脉冲工作特性波形图。第4章 触发器图 4-21 维持阻塞D触发器的脉冲工作特性波形图第4章 触发器4.5.1 触发器的逻辑功能触发器的逻辑功能1.D触发器触发器上升沿触发D触发器的状态转换表如表4-5所示。4.5 4.5 触发器的逻辑功能及转换触发器的逻辑功能及转
15、换第4章 触发器表表4-5 D触发器的状态转换表触发器的状态转换表第4章 触发器它的次态卡诺图和次态转换图如图4-22所示。图4-22 D触发器(a)次态卡诺图；(b)次态转换图第4章 触发器由次态卡诺图可以得出D触发器的特性方程为n+1=D即D触发器的次态n+1是由输入D的状态决定的。2.JK触发器触发器下降沿触发的JK触发器的状态转换表如表4-6所示。第4章 触发器表表4-6 JK触发器状态转换表触发器状态转换表第4章 触发器JK触发器的次态卡诺图和状态转换图如图4-23所示。图4-23 JK触发器(a)次态卡诺图；(b)状态转换图第4章 触发器它的特性方程为第4章 触发器3.T触发器触发
16、器在某些应用中，需要对触发器的计数功能进行控制，当控制信号T=1时，每来一个CP脉冲，它的状态翻转一次；而当T=0时，则不对CP信号做出响应而保持状态不变。具备这种逻辑功能的触发器称为T触发器。T触发器也是一种重要的触发器。上升沿触发的T触发器的状态转换表如表4-7所示。第4章 触发器表表4-7 T触发器的状态转换表触发器的状态转换表第4章 触发器它的次态卡诺图及次态转换图如图4-24所示。图4-24 T触发器(a)次态卡诺图；(b)状态转换图第4章 触发器T触发器的状态方程为如使T触发器输入信号T恒等于1，则构成T触发器。它的特征方程为 每来一个CP脉冲，T触发器状态变换一次，故称其为翻转触
17、发器或计数器。T触发器是一位二进制计数器或二分频电路，T触发器是T触发器的一种特殊使用方式。第4章 触发器4.RS触发器触发器RS触发器的状态转换表、次态卡诺图、特征方程及状态转换图与时钟控制SR触发器相同。由于在S=R=1时触发器的次态不能确定，这种触发器用的较少。第4章 触发器4.5.2 触发器之间的转换触发器之间的转换1.D触发器转换为触发器转换为JK触发器触发器已知D触发器的特性方程为n+1=D，而JK触发器的特性方程为，如果用一个组合逻辑转换电路使，就能够将D触发器转换为JK触发器。如用摩根定理将化为与非-与非逻辑式，转换电路可以用与门实现，如图4-25所示。第4章 触发器图4-25
18、 D触发器转换为JK触发器第4章 触发器2.D触发器转换为触发器转换为T触发器触发器D触发器的特性方程为n+1=D，而T触发器的特性方程为，因此可用异或门构成转换电路，如图4-26所示。第4章 触发器图4-26 D触发器转换为T触发器第4章 触发器3.JK触发器转换为触发器转换为D触发器触发器已知JK触发器的特性方程为，而D触发器的特性方程为n+1=D，将D触发器的特性方程经过变换，得。比较两种触发器的特性方程可知，如果使J=D、K=，即可将JK触发器转换成D触发器，如图4-27所示。第4章 触发器图4-27 JK触发器转换为D触发器第4章 触发器【例例4.3】已知下降沿触发JK触发器的输入波形如图4-28所示，试画出Q的波形。设触发器的初始状态为0。第4章 触发器图4-28 例4.3图 第4章 触发器解解 由于JK触发器是下降沿触发，所以在每个CP的下降沿观察J、K的情况。根据JK触发器的逻辑功能，画出Q的波形如图4-29所示。第4章 触发器图4-29 例4.3波形图第4章 触发器【例例4.4】已知图4-30(a)所示逻辑电路的输入波形如图4-30(b)所示，试画出Q的波形。设触发器的初态均为0。第4章 触发器图4-30 例4.4图(a)逻辑图;(b)输入波形第4章 触发器解解 根据D触发器的逻辑功能，可画出Q的波形如图4-31所示。图4-31 例4.4波形图
