1、第 3 章触 发 器实训实训3触发器触发器3.1触发器概述触发器概述3.2触发器间的相互转换触发器间的相互转换3.3触发器的应用触发器的应用3.4555定时器及其应用定时器及其应用3.5常用触发器集成电路简介常用触发器集成电路简介第 3 章触 发 器 实训实训3 由触发器构成的改进型抢答器由触发器构成的改进型抢答器1.实训目的（1）初步了解触发器的基本功能及特点。（2）熟悉具有接收、保持、输出功能的电路的基本分析方法。（3）掌握触发器应用电路的分析方法。（4）建立时序逻辑电路的基本概念。第 3 章触 发 器2.实训设备与器件实训设备：数字电路测试仪1台，直流稳压电源1台，万用表1只，逻辑笔1支
2、。实训器件：74LS00两片，双四输入与非门74LS20两片，按键式开关4个，指示灯（发光二极管）3只，510 电阻3个，1 k电阻4个，导线若干。第 3 章触 发 器3.实训电路实训电路如图3.1所示。与图2.1比较，改进型抢答器电路减少了一个输入端，而在每一个输入端增加了两个与非门（图3.1中的G4门G9门）。该电路可作为抢答信号的接收、保持和输出的基本电路。S为手动清零控制开关，S1S3为抢答按钮开关。第 3 章触 发 器图 3.1 实训3电路第 3 章触 发 器（1）开关S为总清零及允许抢答控制开关（可由主持人控制）。当开关S被按下时抢答电路清零，松开后则允许抢答。由抢答按钮开关S1S
3、3实现抢答信号的输入。（2）若有抢答信号输入（开关S1S3中的任何一个开关被按下）时，与之对应的指示灯被点亮。第 3 章触 发 器4.实训步骤与要求1）检测与查阅器件用数字集成电路测试仪检测所用的集成电路。通过查阅集成电路手册，标出图3.1中各集成电路输入、输出端的引脚编号。第 3 章触 发 器2）连接电路按图3.1连接电路。先在实训电路板上插接好IC器件。在插接器件时，要注意IC芯片的豁口方向（都朝左侧），同时要保证IC管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电前先用万用表检查各IC的电源接线是否正确。第 3 章触 发 器3）电路调试首先按抢答器功能进行操作，若
4、电路满足要求，说明电路没有故障；若某些功能不能实现，就要设法查找并排除故障。排除故障可按信息流程的正向（由输入到输出）查找，也可按信息流程的逆向（由输出到输入）查找。第 3 章触 发 器例如，当有抢答信号输入时，观察对应指示灯是否点亮，若不亮，可用万用表（逻辑笔）分别测量相关与非门输入、输出端电平状态是否正确，由此检查线路的连接及芯片的好坏。若抢答开关按下时指示灯亮，松开时又灭掉，说明电路不能保持，此时应检查与非门相互间的连接是否正确，直至排除全部故障为止。第 3 章触 发 器4）电路功能试验(1)按下清零开关S后，所有指示灯灭。(2)按下S1S3中的任何一个开关（如S1），与之对应的指示灯（
5、VD1）应被点亮，此时再按其他开关均无效。(3)按总清零开关S，所有指示灯应全部熄灭。(4)重复步骤(2)和(3)，依次检查各指示灯是否被点亮。第 3 章触 发 器5）电路分析分析图3.1所示实训电路，完成表3.1中的各项内容，表中1表示高电平、开关闭合或指示灯亮；0表示低电平、开关断开或指示灯灭。如果不能正确分析，可以通过试验检测来完成。第 3 章触 发 器第 3 章触 发 器5.实训总结与分析（1）比如抢答开关S1按下时，与其连接的与非门G5的输出端Q1变为高电平，使与非门G1输出低电平，指示灯VD1点亮；当开关S1松开后，与非门G5的输出状态仍保持高电平不变，指示灯VD1仍保持点亮状态。
6、第 3 章触 发 器（2）在图3.1中，与非门G4、G5连接构成的电路既有接收功能同时又具有保持功能。在电路中可将与非门G4、G5连接构成的电路看成一个专门电路，该电路能接收输入信号并按某种逻辑关系改变输出端状态。在一定条件下，该状态不会发生改变，即“保持”不变。第 3 章触 发 器（3）这类具有接收、保持记忆和输出功能的电路简称为“触发器”。触发器有多种不同的功能和不同的电路形式。触发器的电路原理、功能与电路特点是本章学习的主要内容。目前，各种触发器大多通过集成电路来实现。对这类集成电路的内部情况我们不必十分关心，因为我们学习数字电子技术基础课程的目的不是设计集成电路的内部电路。第 3 章触
7、 发 器6.实训思考题（1）由双输入与非门构成的保持电路，其输出状态都与哪些因素有关?试列出功能表。（2）若改成六路抢答器，电路将做哪些改动?（3）能否增加其他功能，使抢答器更加实用?第 3 章触 发 器3.1 触触 发发 器器 概概 述述3.1.1 触发器的电路模型触发器的电路模型将两个与非门按实训3电路中的G4、G5连接方法进行接线后，与非门G5输出端Q1的状态，就能根据两个输入端A和B的状态按某种逻辑关系进行变化。当A端输入低电平时，Q1端输出低电平；当B端输入低电平时，Q1端输出高电平；若A、B两端都是高电平时，Q1端将保持上一个状态不变。第 3 章触 发 器即通过输入端A、B能使输出
8、端Q1从一个稳定状态“0”转变到另一个稳定状态“1”（或从“1”变为“0”）。我们将这种输出端状态随输入端状态的变化而变化的过程称为接收；将输出状态保持上一个状态不变称为存储，该存储信息可作为输出信号。凡具有这种功能的电路都可视为触发器，其基本模型如图3.2所示。第 3 章触 发 器图 3.2 触发器模型第 3 章触 发 器图中A、B表示两个输入信号。输入端一般都有确定的名称，比如R、S等，输入端的名称由触发器的功能决定。由于内部逻辑电路的不同，触发器的输入与输出信号间的逻辑关系也有所不同，其输出信号在输入信号作用下将按不同的逻辑关系进行变化，从而构成了各种不同逻辑功能的触发器，如RS触发器、
9、D触发器、JK触发器、T触发器等。第 3 章触 发 器Q、表示两个逻辑状态相反的输出端，根据触发器的这一特点，不允许出现Q、Q均为同一电平的状态。SD、RD为触发器的初始状态设置端，低电平有效。当SD为低电平时，Q端被设置为高电平，称为“置位”(或置1)；当RD为低电平时，Q端被设置为低电平，称为“复位”(或清零)。即触发器输出端的初始状态可由SD、RD的值来设定。第 3 章触 发 器3.1.2 触发器的实现触发器的实现1.构成触发器的基本逻辑单元基本RS触发器图3.3（a）是用与非门组成的基本RS触发器的示意图。R、为触发器的信号输入端，Q、Q为输出端。与非门G1的输出端Q反接到与非门G2的
10、输入端，与非门G2的输出端Q反接到与非门G1的输入端。设两个与非门输出端的初始状态分别为Q=0,Q=1。第 3 章触 发 器图 3.3 用与非门组成的基本RS触发器及逻辑符号（a）基本RS触发器;（b）逻辑符号;（c）基本RS触发器;（d）逻辑符号第 3 章触 发 器当输入端S=0，R=1时，与非门G1的输出端Q将由低电平转变为高电平，由于Q端被接到与非门G2的输入端，G2的两个输入端均处于高电平状态，使输出端Q由高电平转变为低电平状态。因Q被接到G1的输入端，使G1的输出状态仍为高电平。即触发器被“置位”，Q=1,Q=0。第 3 章触 发 器触发器被置位后，若输入端S=1，R=0，G2门的输
11、出端Q将由低电平转变为高电平，由于Q端被接到G1门的输入端，G1门的两个输入端均处于高电平状态，使输出端Q由高电平转变为低电平状态。因Q被接到G2门的输入端，使G2门的输出状态仍为高电平。即触发器被“复位”，Q=0,Q=1。第 3 章触 发 器触发器被复位后，若输入端=1，R=0，G1门的两个输入端均处于高电平状态，输出端Q仍保持为低电平状态不变，由于Q端被接到G2门的输入端，使Q端仍保持为高电平状态不变。即触发器处于“保持”状态。第 3 章触 发 器将触发器输出端状态由1变为0或由0变为1称为“翻转”。当=1，R=1时，触发器输出端状态不变，该状态将一直保持到有新的置位或复位信号到来为止。不
12、论触发器处于何种状态，若=0，R=0，G1、G2门的输出状态均变为高电平，即Q=1,=1。此状态破坏了Q与间的逻辑关系，属非法状态，这种情况应当避免。第 3 章触 发 器基本RS触发器真值表如表3.2所示，其中Qn表示接收信号之前触发器的状态，称为“现态”；Qn+1表示接收信号之后的状态，称为次态。式(3.1)是描述基本RS触发器输入与输出信号间逻辑关系的特征方程。由特征方程可以看出，基本RS触发器当前的输出状态Qn+1不仅与当前的输入状态有关而且还与其原来的输出状态Qn有关。第 3 章触 发 器基本RS触发器的逻辑符号如图3.3（b）所示，在一些文献中基本RS触发器的电路结构和逻辑符号用图3
13、.3（c）和（d）表示。第 3 章触 发 器第 3 章触 发 器如果在基本RS触发器的每个输入端前面都接一个非门，就构成了基本RS锁存触发器。其功能如下：当S=1，R=0时，无论触发器原输出状态如何，输出端都将变为Q=1,=0；当S=0，R=1时，输出端都变为Q=0,=1,如图3.4所示。第 3 章触 发 器图 3.4 基本RS锁存触发器第 3 章触 发 器2.触发器的各种触发方式的实现1）电平控制触发如图3.5（a）所示，在上述基本RS锁存触发器的输入端各串接一个与非门，便得到电平控制的RS触发器。只有当控制输入端CP=1时，输入信号S、R才起作用（置位或复位），否则输入信号R、S 无效，触
14、发器输出端将继续保持原状态不变。图3.5(b)为电平控制RS触发器的表示符号，其特征方程与式(3.1)相同，其真值表如表3.3所示。第 3 章触 发 器图 3.5 时钟控制RS触发器及符号第 3 章触 发 器第 3 章触 发 器2）边沿控制触发时钟边沿控制触发器是在控制脉冲的上升沿或下降沿到来时触发器才接受输入信号的触发，与电平控制触发器相比可增强抗干扰能力，因为仅当输入端的干扰信号恰好在控制脉冲翻转瞬间出现时才可能导致输出信号的偏差，而在该时刻（时钟沿）的前后，干扰信号对输出信号均无影响。边沿触发又可分为上升沿触发和下降沿触发，如图3.6（a）、（b）所示。第 3 章触 发 器图 3.6 脉
15、冲沿及表示符号(a)上升沿触发；(b)下降沿触发第 3 章触 发 器3.1.3 各种逻辑功能的触发器各种逻辑功能的触发器1.T触发器如用时钟上升沿作为控制沿，设触发器输出端现态Qn=1，当时钟上升沿到来时，输出端应翻转到次态Qn+1=0状态；再下一个时钟上升沿到来时又翻转到Qn+1=1状态。即时钟上升沿每到来一次，触发器的输出状态都翻转一次，这种触发器称之为T触发器。第 3 章触 发 器图3.7所示是由边沿控制RS触发器通过引入连接线得到的T触发器。图中将S端与端相连，R端与Q端相连。从图3.7可以看出，T触发器只有时钟输入端CP，而没有其他信号输入端。在时钟脉冲的作用下，触发器状态将发生翻转
16、。第 3 章触 发 器设触发器初态为Q=0，=1，即R=0，S=1。根据RS触发器的特征，此时触发器处于置1工作状态。所以，当时钟上升沿到来时，触发器翻转为Q=1,=0状态,即R=1，S=0。此时触发器处于复位状态。当下一个时钟上升沿到来时，触发器又翻转为Q=0，=1状态。如此重复下去。T触发器的波形如图3.8所示。由图可见，每当时钟CP上升沿到来时触发器便发生翻转。第 3 章触 发 器图 3.8 T触发器波形图第 3 章触 发 器T触发器的真值表如表3.4所示。表中一般不给出时钟触发方式。T触发器的特征方程为Qn+1=n(3.2)第 3 章触 发 器2.T触发器根据应用要求需要通过一个附加控
17、制端来控制T触发器的工作状态，其电路和逻辑符号如图3.9所示。就是在T触发器的两个输入端分别增加一个与门，以附加控制端T同时控制两个与门的输入端。当T=1时，两个与门输入允许，R、S输入信号通过与门输入，此时触发器工作状态与T触发器相同，即在每个时钟沿到来时触发器发生翻转。第 3 章触 发 器图 3.9 边沿控制T触发器及逻辑符号（a）T触发器;（b）逻辑符号（上升沿与下降沿）第 3 章触 发 器 当T=0时，两个与门被封锁，其输出端均为高电平，根据RS触发器的特征，此时触发器处于保持状态。尽管此时有时钟输入，由于输入信号R、S无法通过与门，所以触发器的输出状态不变。T触发器的波形如图3.10
18、所示。将这种带T控制端的T触发器称为T触发器，其真值表如表3.5所示。第 3 章触 发 器图 3.10 T触发器的波形图第 3 章触 发 器第 3 章触 发 器T触发器的特征方程为 由图3.9可以看出，T触发器具有一个信号输入端;由于受时钟脉冲控制，输出现态Qn与输入信号的状态决定了输出次态Qn+1的状态。(3.3)第 3 章触 发 器3.D触发器在各种触发器中，D触发器是一种应用比较广泛的触发器。D触发器可由图3.5所示的RS触发器获得。如图3.11所示，D触发器将加到S端的输入信号经非门取反后再加到R输入端，即R端不再由外部信号控制。第 3 章触 发 器图 3.11 时钟状态控制D触发器及
19、逻辑符号（a）D触发器;（b）逻辑符号 第 3 章触 发 器当时钟端CP=1时,若D=1,则触发器输入端S=1，R=0，根据RS触发器的特性可知，触发器被置1，即Q=D=1；若D=0，则S=0，R=1，触发器被复位，即Q=D=0。当时钟端CP=0时，电路与图3.5的时钟控制RS触发器相同，其输出端保持原状态不变。D触发器的波形如图3.12所示。其特征方程为 Qn+1=D (3.4)D触发器的真值表如表3.6所示。第 3 章触 发 器图3-12 D触发器的波形图第 3 章触 发 器第 3 章触 发 器4.JK触发器借助图3.9的T触发器，就能得到我们所要寻求的通用JK触发器。将图中与T端相连的S
20、端和R端的连线断开，分别用J、K表示新输入端就能达到目的。边沿控制JK触发器电路及逻辑符号如图3.13所示。设触发器输出初始状态为Q=0,=1，则输入端S=1，R=0。第 3 章触 发 器图 3.13 边沿控制的JK触发器及其逻辑符号（a）JK触发器;（b）逻辑符号（上升沿）;（c）逻辑符号（下降沿）;（d）简化符号第 3 章触 发 器若输入信号J=0，K=0，和输入端S、R状态相与后，使触发器输入信号均为低电平，根据RS触发器特性，触发器处于保持状态，当时钟沿到来时，触发器输出状态保持不变。若J=1，K=0，和S、R端状态相与后，使触发器满足置1条件。当时钟上升沿到来时，触发器被置1,即Q=
21、1，=0。第 3 章触 发 器此时，若J=0，K=1，和S、R端状态相与后，使触发器满足置0条件，当时钟上升沿到来时，触发器又被置0。此时，若J=K=1，和S、R端状态相与后，当时钟沿到来时，触发器输出端Q由0翻转到1。如果J、K状态仍都为1，和S、R端状态相与后，当时钟沿到来时，Q端又翻转为0。第 3 章触 发 器可见，根据J、K端输入状态的不同，触发器可以处于保持状态，也可以被置1或置0。在J=K=1情况下，每当时钟沿到来时，触发器都发生翻转。其上升沿触发的波形图如图3.14所示。边沿控制JK触发器的特征方程为(3.5)JK触发器的真值表如表3.7所示。第 3 章触 发 器第 3 章触 发
22、 器 有些JK触发器还增加了与控制时钟无关的异步置1端（S）和置0端（R）,如图3.13（b）、（c）所示。图3.15为主从JK触发器的电路结构及逻辑符号。第 3 章触 发 器图 3.15 主从JK触发器的电路及逻辑符号（a）主从JK触发器的电路；（b）逻辑符号第 3 章触 发 器这种触发器由两个触发器组成。在图3.15所示电路中，由与非门G5G8组成的JK触发器用来接收输入信息，称为主触发器；由与非门G1G4组成的同步RS触发器用来接收来自于主触发器的输出信息，称为从触发器。第 3 章触 发 器3.2 触发器间的相互转换触发器间的相互转换1.JK触发器转换为D触发器比较JK触发器的特征方程Q
23、n+1=Jn+Qn与D触发器的特征方程Qn+1=D可知，如果令JK触发器中的J=D，=D，即K=D,则JK触发器的特征方程将变为第 3 章触 发 器那么JK触发器的特征方程就变成了与D触发器的特征方程完全相同的形式。可见，如果将JK触发器中的J端连到D，K端连到D，JK触发器就变成了D触发器。将主从JK触发器转换为主从D触发器的电路如图3.16所示。第 3 章触 发 器图 3.16 主从JK触发器转换为主从D触发器电路图第 3 章触 发 器2.JK触发器转换为T触发器由JK触发器的特征方程Qn+1=Jn+Qn可知，只要令J=T，K=T,JK触发器的特征方程就变成为Qn+1=Tn+Qn，与T触发
24、器的特征方程（3.3）式相比较完全相同。可见，如果将JK触发器中的J、K端都连到T，JK触发器就变成了T触发器。将主从JK触发器转换为主从T触发器和T触发器(令T=1)的电路，如图3.17所示。第 3 章触 发 器图 3.17 主从JK触发器转换为主从T、T触发器第 3 章触 发 器3.D触发器转换为JK触发器比较D触发器的特征方程Qn+1=D与JK触发器的特征方程Qn+1=Jn+Qn可知，只要能保证D=Jn+Qn，则D触发器就变成了JK触发器。其电路如图3.18所示，通过增加辅助电路（虚框内电路）就能实现两者的转换。第 3 章触 发 器图 3.18 D触发器转换为JK触发器第 3 章触 发
25、器4.D触发器转换为T触发器比较D触发器的特征方程Qn+1=D与T触发器的特征方程Qn+1=Tn+Qn可知，只要能保证D=Tn+Qn=TQ，则D触发器就变成了T触发器。如图3.19所示，通过增加一个异或门就能实现两者的转换。若令T=1，则D触发器就变成了T触发器。第 3 章触 发 器图 3.19 D触发器转换为T触发器第 3 章触 发 器 3.3 触发器的应用触发器的应用3.3.1 触发器构成寄存器触发器构成寄存器每个触发器都能寄存1位二进制信息，因此触发器可用来构成移位寄存器。图3.20为4位寄存器的电路图。第 3 章触 发 器图 3.20 触发器构成的寄存器电路图第 3 章触 发 器3.3
26、.2 触发器构成移位寄存器触发器构成移位寄存器移位寄存器可将寄存器有效的二进制数进行左移或右移。用触发器构成的移位寄存器如图3.21所示，它将各触发器的输入与输出之间串行连接。各触发器的时钟控制端连在一起，即采用了同步控制。设所有触发器的初始状态都处于0状态（Q=0，=1）。第 3 章触 发 器在控制时钟的连续作用下，被存储的二进制数（0101B）一位接一位地从左向右移动。根据D触发器的特点，当时钟脉冲沿到来时，输出端的状态与输入端状态相同，Qn+1=D。所以在时钟端每来一个CP脉冲都会引起所有触发器状态向右移动一位，若来4个时钟脉冲，移位寄存器就存储了4位二进制信息Q0Q1Q2Q3=0101
27、。第 3 章触 发 器图 3.21 触发器构成的移位寄存器的电路图第 3 章触 发 器3.3.3 触发器构成单脉冲去抖电路触发器构成单脉冲去抖电路图3.22（a）是用基本RS触发器构成的单脉冲去抖电路。设开关S的初始位置打在B点，此时，触发器被置0，输出端Q=0，=1；当开关S由B点打到A点后，触发器被置1，输出端Q=1，=0；当开关S由A点再打回到B点后，触发器的输出又变回原来的状态Q=0，=1。在触发器的Q端产生一个正脉冲。第 3 章触 发 器虽然在开关S由B到A或由A到B的运动过程中会出现与A、B两点都不接触的中间状态，但此时触发器输入端均为高电平状态，根据RS触发器的特征可知，触发器的
28、输出状态将继续保持原来状态不变,直到开关S到达A或B点为止。第 3 章触 发 器同理，当开关S在A点附近或B点附近发生抖动时，也不会影响触发器的输出状态，即触发器同样会保持原状态不变。由此可见，该电路能在输入开关的作用下产生一个理想的单脉冲信号，消除了抖动现象。其脉冲波形如图3.22（b）所示。图中，tA1为S第一次打到A的时刻，tB1为S第一次打到B的时刻，tA2为S第二次打到A的时刻，tB2为S第二次打到B的时刻。第 3 章触 发 器图 3.22 单脉冲去抖电路（a）电路图;（b）单脉冲波形第 3 章触 发 器3.3.4 触发器构成分频电路触发器构成分频电路用D触发器可以构成分频电路，其电
29、路及波形如图3.23（a）所示。图中CP是由信号源或振荡电路发出的脉冲信号，将接到D端。设D触发器的初始状态为Q=0,=1，即D=1。第 3 章触 发 器图 3.23 D触发器组成的分频和倍频电路（a）分频电路及时序;（b）倍频电路及时序第 3 章触 发 器若在其输出端再串接一个同样的分频电路就能实现四分频，同理若接n个分频电路就能构成1/2n倍的分频器。如果按图3.23（b）进行接线，还可构成倍频电路，其原理读者可自行分析。第 3 章触 发 器3.4 555定时器及其应用定时器及其应用1.555定时器的基本结构图3.24是555集成定时器的电路结构及符号。555集成定时器由五部分组成：分压器
30、、比较器、基本RS触发器、晶体管开关和输出缓冲器。下面是对它们的简要介绍。第 3 章触 发 器图 3.24 555集成定时器的电路结构及符号第 3 章触 发 器（1）分压器。比较器C1的同相输入端U+=(2/3)VCC，比较器C2的反相输入端U_=(1/3)VCC。CO端为外加电压控制端。通过该端的外加电压UCO可改变C1、C2的参考电压。工作中不使用CO端时，一般CO端都通过一个0.01 F的电容接地，以旁路高频干扰。第 3 章触 发 器（2）比较器。555有两个完全相同的高精度电压比较器C1和C2。当U+U_时，比较器输出高电平(uO=VCC)；当U+U_时，比较器输出低电平(uO=0)。
31、比较器的输入端基本上不向外电路索取电流，其输入电阻可视为无穷大。第 3 章触 发 器（3）基本RS触发器。由两个与非门G1、G2组成基本RS触发器。两个比较器的输出信号uO1和uO2决定触发器的输出端状态。R是专门设置的可从外部进行置0的复位端，当R=0 时，将RS触发器预置为Q=0，=1状态；当R=1时，RS触发器维持原状态不变。第 3 章触 发 器（4）晶体管开关。由V管构成。当基极为低电平时，V管截止；当基极为高电平时，V管饱和导通，起到开关的作用。（5）输出缓冲器。由非门G3组成，用于增大对负载的驱动能力和隔离负载对555集成电路的影响。第 3 章触 发 器2.555集成电路的应用1）
32、555集成电路构成施密特触发器 如图3.25（a）所示，将TH和TR端连接在一起，作为输入端；R端与VCC端连接到电源；CO端通过0.01 F电容接地，就可以构成施密特触发器。第 3 章触 发 器根据图3.25可知，当输入信号uI上升到(23)VCC时，TR端电压大于(1/3)VCC，则比较器C2的输出uO2=1，比较器C1的输出uO1=0，使RS触发器为0状态，即Q=0，Q=1，经门电路作用后，输出端uO=0。若uI继续上升，输出状态保持不变。第 3 章触 发 器图 3.25 555集成电路构成施密特触发器的电路及波形图(a)结构图；(b)波形图第 3 章触 发 器施密特触发器可将正矩形波、
33、正弦波、三角波变换为矩形波，如图3.26（a）所示；也可将被干扰的不规则的矩形波整形为规则矩形波，如图3.26（b）所示；还可对输入的随机脉冲的幅度进行鉴别，如图3.26（c）所示。第 3 章触 发 器图 3.26 施密特触发器的用途第 3 章触 发 器2）555集成电路构成振荡器如图3.27所示，电阻R1、R2及电容C构成了一个充放电电路。在接通电源后，电源VCC通过R1和R2对电容C充电，充电时间常数1=（R1+R2）C。第 3 章触 发 器图 3.27 555集成电路构成多谐振荡器及波形图第 3 章触 发 器接通电源前电容C上无电荷，所以接通电源瞬间，C来不及充电，这时uC=0,比较器C
34、1的输出为1，比较器C2的输出为0，基本RS触发器为1状态(Q=1，=0)，经非门G3使振荡器输出uO=UOH（uOVCC）。此时，由于与非门G2输出为0，开关放电管V的基极为0，V管截止。第 3 章触 发 器随着充电的进行，uC逐渐增加，当uC上升到(2/3)VCC时，比较器C1的输出跳变为0，基本RS触发器立即翻转到0状态(Q=0，Q=1),uO=UOL,V管饱和导通。此时电容C开始放电，放电回路是CR2TD地，放电时间常数2=R2C（忽略TD的饱和电阻RCES）。第 3 章触 发 器当电容C放电，uC下降到(1/3)VCC时，比较器C2的输出跳变为0，基本RS触发器立即翻转到1状态(Q=
35、1，Q=0)，振荡器输出uO=UOH，V管截止。脉冲宽度TL由电容C的放电时间来决定，TL0.7R2C。TH由电容C的充电时间来决定，TH0.7（R1+R2）C。脉冲周期TTH+TL，如图3.27所示。第 3 章触 发 器3）555集成电路构成单稳态触发器如图3.28(a)所示，电路中的电阻R和电容C构成充电回路。TR端采用负脉冲触发，无触发信号即uI为高电平时，电路工作在稳定状态，此时Q=0，=1,uO=UOL,V管饱和导通。第 3 章触 发 器图 3.28 555构成单稳态触发器及波形第 3 章触 发 器电源接通后，uI为高电平，若基本RS触发器处于0状态，即Q=0，=1,uO=UOL,V
36、管饱和导通，则这种状态保持不变。若电源接通后，uI为高电平，基本RS触发器处于1状态，即Q=1,=1,uO=UOH、V管截止，这种状态是不稳定的，经过一段时间，电路会自动返回到稳定状态。第 3 章触 发 器因为V管截止，电源VCC会通过定时电阻R对定时电容C进行充电，uC将逐渐升高，当它上升到(2/3)VCC时，比较器C1的输出为0，将基本RS触发器复位到0状态，即Q=0，Q=1,uO=UOL,V管饱和导通，电容C通过V迅速放电，使uC0，电路又回到稳定状态。第 3 章触 发 器当uI下降沿到来时，电路被触发，基本RS触发器立即由稳态翻转到暂稳态，即Q=1,=0,uO=UOH,V管截止。由于u
37、I从高电平跳变到低电平时，比较器C1的输出跳变为0，基本RS触发器立刻被置成1状态，即暂稳态。第 3 章触 发 器在暂稳态期间，电路对定时电容C进行充电，充电回路是VCCRC地，充电时间常数1=RC。在uC上升到(2/3)VCC以前，电路将保持暂稳态。随着对C充电的进行，uC逐渐升高,当上升到(2/3)VCC时，即将基本RS触发器复位到0状态，暂稳态结束。第 3 章触 发 器当暂稳态结束后，定时电容C将通过饱和导通的V管放电，放电时间常数2=RCESC，经35个2后，uC0，电路又回到稳定状态，恢复过程结束。由于RCES很小，恢复过程较短。图3.28（b）所示是单稳态触发器的工作波形，图中输出脉冲的宽度TW1.1RC，该单稳态触发器的输入触发脉冲宽度小于输出脉冲宽度。第 3 章触 发 器3.5 常用触发器集成电路简介常用触发器集成电路简介这里仅介绍几种最基本的触发器集成电路，如表3.8所示。表中仅给出74系列触发器的集成电路，用74（为品种代号）表示。实际上74系列触发器又包括74H、74L、74S、74LS等具有不同特性的触发器。第 3 章触 发 器第 3 章触 发 器
