1、第7章数/模(D/A)与模/数(A/D)转换器第章数/模(D/A)与模/数(A/D)转换器7.1D/A转换器转换器7.2A/D转换器转换器7.3集成集成D/A转换器转换器Multisim 10仿真实验仿真实验实验与实训实验与实训本章小结本章小结习题习题第7章数/模(D/A)与模/数(A/D)转换器 7.1 D/A转换器转换器7.1.1 权电阻网络权电阻网络D/A转换器转换器1.电路组成4位权电阻网络D/A转换器如图7.1.1所示。它主要由权电阻网络D/A转换电路和求和运算放大器组成。其中，权电阻网络是核心，求和运算放大器构成了一个电流电压变换器，将流过各权电阻的电流相加，并转换成与输入数字量成
2、线性比例的模拟电压输出。第7章数/模(D/A)与模/数(A/D)转换器图7.1.1 4位权电阻网络D/A转换器第7章数/模(D/A)与模/数(A/D)转换器2.工作原理在图7.1.1所示电路中，4位权电阻23R、2R、21R、20R的大小是分别按4位二进制数的位权大小取定的，分别表示4位二进制数中各位二进制数值对应的权电阻阻值。D3D2D1D0表示输入数字量N的4位二进制数，模拟电子开关Si受输入第i位数字量Di的控制。权电阻网络中最低位（对应D0）的阻值最大，为23R，然后依次减半，最高位（对应D3）的阻值最小，为20R。第7章数/模(D/A)与模/数(A/D)转换器4个电子开关S3、S2、
3、S1、S0的状态分别受输入数字量D3、D2、D1、D0的取值控制。当输入数字量Di=1时，开关Si合向1端与基准电压UREF连接，有电流Ii流向点；当输入数字量Di=0时，开关Si合向0端与地连接，没有电流Ii流向点。根据线性应用反相输入放大电路的特性，由图7.1.1所示电路，有（7.1.1）第7章数/模(D/A)与模/数(A/D)转换器而，将其代入式（7.1.1），有（7.1.2）第7章数/模(D/A)与模/数(A/D)转换器对于n位输入的权电阻网络D/A转换器，当负反馈电阻取为R/2时，输出电压为（7.1.3）第7章数/模(D/A)与模/数(A/D)转换器权电阻网络D/A转换器的优点是结构
4、比较简单，使用的电阻元件较少，转换速度较快；缺点是各个电阻的阻值相差较大，尤其是在输入数字量的位数较多时，例如8位时，如果取权电阻网络中最小的电阻为R=10 k，那么最大的电阻阻值将达到1.28 M，两者相差128倍之多。在阻值如此大范围变化的情况下，要严格保持每个电阻阻值的精度，并依次相差一半的要求是十分困难的，尤其对制作集成电路更加不利。第7章数/模(D/A)与模/数(A/D)转换器7.1.2 R2R倒倒T型电阻网络型电阻网络D/A转换器转换器1.电路组成4位R2R倒T型电阻网络D/A转换器电路如图7.1.2所示。R2R倒T型电阻网络D/A转换器主要由R2R倒T型电阻网络、电子模拟开关和求
5、和运算放大器组成。与权电阻网络相比，它只有R和2R两种阻值的电阻，这对于集成工艺非常有利。同样，通过一个将电流变换成电压的求和运算放大器，将流过各倒T型2R电阻支路的电流相加，并转换成与输入数字量成线性比例的模拟电压输出。第7章数/模(D/A)与模/数(A/D)转换器图7.1.2 4位R2R倒T型电阻网络D/A转换器第7章数/模(D/A)与模/数(A/D)转换器2.工作原理与图7.1.1所示电路相同，在图7.1.2所示电路中，4个电子模拟开关S3、S2、S1、S0的状态分别受输入数字量D3、D2、D1、D0的取值控制，当输入数字量Di=1时，开关Si合向1端，将相应的倒T型2R电阻支路与求和运
6、算放大器的反相输入端连接；当输入数字量Di=0时，开关Si合向0端，将相应的倒T型2R电阻支路与地连接。第7章数/模(D/A)与模/数(A/D)转换器由图7.1.2所示电路还可以看出，由于工作在线性反相输入状态的运算放大电器的反相输入端相当于接地（虚地），所以无论模拟开关Si合于何种位置，与Si相连的倒T型2R电阻支路从效果上看总是接“地”的，即流经每条倒T型2R电阻支路的电流与模拟开关Si的状态无关；从R2R倒T型电阻网络的A、D、C、D每个节点向左看，每个二端网络的等效电阻均为R，故从基准电压UREF输出的电流恒为I=UREF/R，而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂递
7、减，从右到左分别为I3=I/2，I2=I/4，I1=I/8，I0=I/16。第7章数/模(D/A)与模/数(A/D)转换器由图7.1.2所示电路，有（7.1.4）第7章数/模(D/A)与模/数(A/D)转换器对于n位输入的R2R倒T型电阻网络D/A转换器，当负反馈电阻取为R时，有（7.1.5）输出电压为（7.1.）第7章数/模(D/A)与模/数(A/D)转换器7.1.3 D/A转换器的主要技术指标转换器的主要技术指标D/A转换器的主要技术指标有分辨率、转换精度、转换时间及温度系数等。1.分辨率分辨率是D/A转换器对输入微小量变化敏感程度的表征，其定义为D/A转换器模拟输出电压可能被分离的等级，
8、n位D/A转换器最多有2n个不同的模拟量输出值，其分辨率为2n。显然，输入数字量位数愈多，输出电压可分离的等级愈多，分辨率愈高，因此在实际应用中，往往用输入数字量的位数表示D/A转换器的分辨率。第7章数/模(D/A)与模/数(A/D)转换器2.转换精度转换精度指的是D/A转换器的模拟电压的实际输出值与理想输出值间的最大误差。转换精度是一个综合指标，不仅与D/A转换器中元件参数的精度有关，还与环境温度、求和运算放大器的温度漂移以及转换器的位数有关。所以要获得高精度的D/A转换结果，除了要正确选用D/A转换器的位数，还要选用低漂移的求和运算放大器。通常要求D/A转换器的误差小于最低有效位（LSB）
9、电压的一半，即小于ULSB/2。第7章数/模(D/A)与模/数(A/D)转换器3.转换时间转换时间是指D/A转换器在输入数字量转换到输出模拟电压或电流达到稳定值时所需要的时间。它反映的是D/A转换器的工作速度，其值愈小，工作速度愈高。一般产品说明中给出的都是输入从全0跳变为全1（或从全1跳变为全0）时的转换时间。4.温度系数温度系数指在规定的温度范围内，温度每变化1C时,D/A转换器的增益、线性度、零点误差等参数的变化量。第7章数/模(D/A)与模/数(A/D)转换器7.1.4 常用集成常用集成D/A转换器简介及应用转换器简介及应用 DAC0832是常用的集成D/A转换器。DAC0832是用C
10、MOS工艺制成的20脚双列直插式单片8位D/A转换器。它的内部结构框和引脚排列图如图7.1.3所示。它由一个8位输入寄存器、一个8位DAC寄存器和一个8位D/A转换器三大部分组成。第7章数/模(D/A)与模/数(A/D)转换器由于有两个可以分别控制的数据寄存器，所以使用时有较大的灵活性，可根据需要接成不同的工作方式。该D/A转换器内部采用的是倒T型电阻网络，但不包含求和运算放大器，且是电流输出，使用时需要外接求和运算放大器。芯片中已设置了反馈电阻Rf，使用时只要将9脚接到运放输出端即可，若增益不够仍需外加反馈电阻。第7章数/模(D/A)与模/数(A/D)转换器图7.1.3 DAC0832内部结
11、构和引脚排列图(a)内部结构框图;(b)引脚排列图第7章数/模(D/A)与模/数(A/D)转换器1.DAC0832的主要性能参数工作电压：+5+15 V分辨率：8位电流稳定时间：1 s基准电压：10+10 V功耗：200 mW 第7章数/模(D/A)与模/数(A/D)转换器2.DAC0832的引脚和功能CS：片选信号，输入低电平有效，即当加于此脚的信号为低电平时，可将输入数字信号锁存到输入寄存器中。ILE：输入允许信号，输入高电平有效。WR1：数据输入选通信号，输入低电平有效。D7D0：8位输入数字信号。第7章数/模(D/A)与模/数(A/D)转换器信号CS、ILE和WR1共同控制输入寄存器的
12、数据输入。只有当CS、ILE和WR1同时有效时，输入寄存器才被打开，其输出端Q跟随输入端D的变化而变化。在维持CS0、ILE1的情况下，WR1由0变为1，输入寄存器锁存输入数字信号，这时，即使外面输入的数字数据发生变化，输入寄存器的输出也不变化。XFER：数据传送控制信号，输入低电平有效。该信号用来控制是否允许将输入寄存器中的内容传送给DAC寄存器进行转换。WR2：数据传送选通信号，输入低电平有效。第7章数/模(D/A)与模/数(A/D)转换器Iout1：模拟电流输出端，当DAC寄存器全为1时，Iout1最大；全为0时，DAC最小。Iout2：模拟电流输出端，电路中保证Iout1+Iout2常
13、数，Iout2端一般接地。Rf：反馈电阻（在芯片内）接线端。UREF：参考电压源输入端。一般此脚与外部一个精确、稳定的电压源相连。Iout2可在1010 V范围内选择。UCC：电源输入端，其值为+5+15 V。DGND：数字电路接地端。AGND：模拟电路接地端。通常与数字电路接地端连接。第7章数/模(D/A)与模/数(A/D)转换器3.DAC0832的应用DAC0832的应用有三种：双缓冲器型方式、单缓冲器型方式和直通型方式，如图7.1.4所示。图7.1.4 DAC0832的三种工作方式(a)双缓冲器型;(b)单缓冲器型;(c)直通型第7章数/模(D/A)与模/数(A/D)转换器（1）双缓冲方
14、式。双缓冲方式是先使输入寄存器接收信号，再控制输入寄存器的输出信号到DAC寄存器，即分两次锁存输入信号。此方式适用于多个D/A转换同步输出的情况。双缓冲器型工作方式如图7.1.4（a）所示。此方式应首先将WR1接低电平，将输入数据先锁存在输入寄存器中。当需要D/A转换时，再将WR2接低电平，将数据送入DAC寄存器中并进行转换，其工作方式为两级缓冲方式。第7章数/模(D/A)与模/数(A/D)转换器（2）单缓冲方式。单缓冲方式是控制输入寄存器和DAC寄存器同时接收信号，或者只用输入寄存器把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几种模拟量异步输出的情况。单缓冲器型工作方式如图7.
15、1.4（b）所示。此方式中DAC寄存器处于常通状态，当需要D/A转换时，将WR1接低电平，使输入数据经输入寄存器直接存入DAC寄存器中并进行转换。此工作方式通过控制一个寄存器的锁存，达到使两个寄存器同时选通及锁存的目的。第7章数/模(D/A)与模/数(A/D)转换器（3）直通方式。直通方式是信号不经两级锁存器锁存，此方式适用于连续反馈控制线路，不过在使用时，必须通过另加I/O接口与CPU连接，以匹配CPU与D/A转换。直通型工作方式如图7.1.4（c）所示。此方式中两个寄存器都处于常通状态，输入数据直接经两个寄存器到达DAC进行转换，故为直通型工作方式。第7章数/模(D/A)与模/数(A/D)
16、转换器课堂活动课堂活动一、课堂提问和讨论1.D/A转换器是什么？2.权电阻网络的D/A转换器主要由哪几部分组成？3.倒T型电阻网络的D/A转换器主要由哪几部分组成？4.权电阻网络的D/A转换器实现D/A转换的基本原理是什么？第7章数/模(D/A)与模/数(A/D)转换器5.倒T型电阻网络的D/A转换器实现D/A转换的基本原理是什么？6.常见的D/A转换器有哪几种？各有什么特点？二、课堂练习一个8位R2R倒T型电阻网络D/A转换器，设其UREF=5 V，Rf=R，试求当D7D0=11111111时的输出电压uO。第7章数/模(D/A)与模/数(A/D)转换器7.2 A/D转换器转换器7.2.1
17、A/D转换的一般工作过程转换的一般工作过程1.取样与保持取样是对模拟信号进行周期性抽取样值的过程，就是把随时间连续变化的模拟信号转变为时间上断续、幅度上等于取样时间内模拟信号大小的一串断续脉冲信号。取样的工作过程示意如图7.2.1所示。图中，uI(t)为输入模拟信号，S(t)为取样脉冲信号，uO(t)为取样输出信号。第7章数/模(D/A)与模/数(A/D)转换器图7.2.1 取样过程示意图（a）取样原理图；（b）取样工作波形图第7章数/模(D/A)与模/数(A/D)转换器在图7.2.1(a)中，当取样脉冲信号S(t)为高电平时，取样开关S闭合接通，使输出uO(t)=uI(t)，而当取样脉冲信号
18、S(t)为低电平时，取样开关S断开，使输出uO(t)=0。因此，每经过一个取样周期Ts，对输入信号取样一次，在输出端便得到输入信号的一个取样值。从图7.2.1(b)可以看出，取样脉冲信号S(t)的频率愈高，取得的输出信号uO(t)经低通滤波后愈能真实地复现输入信号uI(t)。第7章数/模(D/A)与模/数(A/D)转换器为了不失真地恢复原模拟输入信号，根据取样定理，取样信号S(t)的频率fs必须大于等于输入模拟信号uI(t)中最高频率分量的频率fmax的两倍，即取样信号S(t)的频率fs必须满足fs2fmax （7.2.1）式（7.2.1）给定了最低的取样频率，实际使用的频率一般为输入模拟信号
19、中最高频率分量的2.53.0倍。第7章数/模(D/A)与模/数(A/D)转换器将取样所得信号转换为数字信号往往需要一定的时间，为了给后续的量化与编码电路提供一个稳定值，取样电路的输出必须保持一段时间。一般取样与保持过程都是同时完成的。取样与保持过程示意如图7.2.2所示。图7.2.2（a）所示为一种常见的取样保持电路，其中场效应管V是一个受取样信号S(t)控制的电子开关，电容C为保持电容，接成跟随器的运算放大器起缓冲隔离作用。第7章数/模(D/A)与模/数(A/D)转换器在取样脉冲信号S(t)为高电平持续时间t1段内，场效应管V导通，输入信号uI(t)经V向保持电容C充电。假定C的充电时间常数
20、远小于t1，则电容C上的电压uC(t)在S(t)高电平持续时间t1段内，能及时跟上uI(t)的取样变化，因而跟随器的输出uO(t)也就能及时跟上uI(t)的取样变化。取样结束，当取样脉冲信号S(t)为低电平时，场效应管V迅速截止。第7章数/模(D/A)与模/数(A/D)转换器如果V的截止电阻和运算放大器A的输入电阻都足够大，则电容C上的电压uC(t)就能保持前一取样时间内输入uI(t)的值，一直保持到下一个取样脉冲到来之前基本不变。当下一个取样脉冲到来时，电容C上的电压uC(t)又重新跟随输入信号uI(t)的变化，输出信号uO(t)也就又跟随输入信号uI(t)的变化。经过一连串取样脉冲序列作用
21、后，取样与保持电路的输出信号uO(t)波形如图7.2.2（b）中所示，图中幅值的若干“平台”分别等于前一取样时刻输入信号uI(t)的瞬时值，也就是转换成数字量的取样值。第7章数/模(D/A)与模/数(A/D)转换器图7.2.2 取样保持过程示意图（a）取样保持电路图;（b）工作波形图第7章数/模(D/A)与模/数(A/D)转换器2.量化与编码取样保持电路输出的是一串大小不一的断续脉冲信号。数字量不仅在时间上离散，而且数值的大小变化也是不连续的。这就是说，任何一个数字量的大小只能是某个规定最小数量单位的整数倍。在进行A/D转换时，要把大小不一的取样电压表示为这个最小数量单位的整数倍。这个过程称为
22、量化，所选用的最小数量单位称为量化单位，用表示。显然，数字信号最低有效位（LSB）的1所对应的数量大小就等于。第7章数/模(D/A)与模/数(A/D)转换器由于取样跟随的是模拟信号某一时刻的幅值，是瞬时值，那么它就不一定正好是量化单位的整数倍，因而在量化过程中不可避免地会引入误差，这种误差称为量化误差。量化误差属于原理误差，它是无法消除的。显然，A/D转换器的位数越多，1 LSB所对应的值越小，量化误差的绝对值越小。第7章数/模(D/A)与模/数(A/D)转换器量化误差的大小与转换输出的二进制码的位数和基准电压UREF的大小有关，还与如何划分量化电平有关。量化的方法一般有舍尾取整法和四舍五入法
23、两种。舍尾取整的处理方法是，如果输入电压uI(t)是在两个相邻的量化值之间时，即(n1)uI(t)n时，取uI(t)的量化值为(n1)。第7章数/模(D/A)与模/数(A/D)转换器四舍五入的处理方法是，如果uI(t)的尾数不足/2，舍去尾数取整数；如果uI(t)的尾数大于或等于/2，则其量化值在原数上加一个。由于四舍五入量化方法产生的量化误差相对较小，所以大多数A/D转换器采用的都是四舍五入量化方法。第7章数/模(D/A)与模/数(A/D)转换器例如要将01 V的模拟电压转换为3位二进制码时，取量化单位=（2/15）V，凡数值在（01/15）V之间的模拟电压都当作0，并用二进制数000表示；
24、而数值在（1/153/15）V之间的模拟电压都当作1，并用二进制数001表示其具体划分量化电平的示意如图7.2.3所示。第7章数/模(D/A)与模/数(A/D)转换器图7.2.3 划分量化电平方法举例第7章数/模(D/A)与模/数(A/D)转换器显然，无论如何划分量化电平，量化误差都不可避免，量化分级越多（A/D转换器的位数越多），量化间隔越小，量化误差越小，电路越复杂。因此应当根据实际要求，合理选择A/D转换器的位数。将量化后的结果用二进制码或其他代码表示出来的过程称为编码。经编码输出的代码就是A/D转换器的转换结果。第7章数/模(D/A)与模/数(A/D)转换器按工作原理不同，A/D转换器
25、可以分为直接A/D转换器和间接A/D转换器两大类。在直接A/D转换器中，输入的模拟信号直接被转换成相应的数字信号，如逐次逼近型ADC和并行比较型ADC等。而在间接A/D转换器中，输入模拟信号先被转换成某种中间变量（如时间t、频率f等），然后再将中间变量转换为数字量输出，如双积分型ADC、电压频率转换型等。第7章数/模(D/A)与模/数(A/D)转换器7.2.2 并联比较型并联比较型A/D转换器转换器3位并联比较型A/D转换器原理电路如图7.2.4所示。它由基准电压UREF、电压比较器、寄存器和代码转换器等部分组成。图中按图7.2.3所示的方法，首先通过电阻分压把基准电压UREF进行电平划分量化
26、，然后各个不同等级的量化电平分别与相应电压比较器的反相输入端相连，作为相应的参考电压与连接在电压比较器同相输入端的输入模拟信号电压uI(t)进行电压比较。第7章数/模(D/A)与模/数(A/D)转换器图7.2.4 3位并联比较型A/D转换器原理电路第7章数/模(D/A)与模/数(A/D)转换器根据输入模拟信号电压uI(t)的大小，各电压比较器输出不同状态的数字信号，经寄存器输入代码转换器进行二进制编码后输出3位二进制代码，从而实现了模拟量到数字量的转换。3位并联比较型A/D转换器的真值表如表7.2.1所示。第7章数/模(D/A)与模/数(A/D)转换器第7章数/模(D/A)与模/数(A/D)转
27、换器7.2.3 逐次逼近型逐次逼近型A/D转换器转换器逐次逼近型A/D转换器是一种反馈比较型A/D转换器。图7.2.5所示为一个逐次逼近型A/D转换器构成的原理框图。它主要由电压比较器、D/A转换器（DAC）、逐次逼近寄存器、时钟脉冲信号源和控制逻辑电路组成。第7章数/模(D/A)与模/数(A/D)转换器图7.2.5 逐次逼近型A/D转换器构成原理框图第7章数/模(D/A)与模/数(A/D)转换器其转换过程大致如下：开始转换前，转换控制信号uC=0，电路被复位，逐次逼近寄存器输出给DAC的数据全为零。当uC=1时，转换开始，在第一个时钟脉冲信号作用后，控制逻辑电路将逐次逼近寄存器的最高位置为1
28、，其余各位均置为0，这样，n位D/A转换器输入的数据为1000。此时D/A转换器第一次输出的模拟电压uO，进入电压比较器的同相端与输入的模拟信号电压uI进行比较。第7章数/模(D/A)与模/数(A/D)转换器若uOuI，电压比较器向控制逻辑电路输出低电平，控制逻辑电路在第二个时钟脉冲信号作用下，将逐次逼近寄存器的最高位保持为1，同时将相邻低位置为1，而其余各低位置为0，这样n位D/A转换器输入的数据为11000。若uOuI，电压比较器向控制逻辑电路输出高电平，控制逻辑电路在第二个时钟脉冲信号作用下，将逐次逼近寄存器的最高位置为0，同时将相邻低位置为1，而其余各低位保持为0，这样n位D/A转换器
29、输入的数据为01000。第7章数/模(D/A)与模/数(A/D)转换器D/A转换器第二次输出的模拟电压uO，进入电压比较器的同相端再次与输入的模拟信号电压uI进行比较。根据比较的结果，由控制逻辑电路决定逐次逼近寄存器这一位的状态，并对相邻低位置1。如此依次进行，就像用太平称物体的质量，从大到小依次把砝码与被称物体进行比较，若砝码比物体轻，则保留该砝码，并用1表示，否则调换该砝码第7章数/模(D/A)与模/数(A/D)转换器并用0表示，直至称出物体的质量（一组二进制数）一样，这样逐位比较下去，直到逐次逼近寄存器的最低位被置为1并进行比较后，才完成了一次A/D转换，转换后的数字量被寄存在逐次逼近寄
30、存器中。转换结束后，控制逻辑电路向输出电路输出转换后的二进制数字量到数字量输出端口。之后转换控制信号uC再次变为低电平，系统被复位，为下一次转换做好了准备。第7章数/模(D/A)与模/数(A/D)转换器7.2.4 双积分型双积分型A/D转换器转换器1.电路组成双积分型A/D转换器的电路构成原理框图如图7.2.6所示。它主要由基准电压源、积分器、比较器、计数控制门、二进制计数器和逻辑控制电路等几部分组成。第7章数/模(D/A)与模/数(A/D)转换器图7.2.6 双积分型A/D转换器的电路构成原理框图第7章数/模(D/A)与模/数(A/D)转换器2.工作原理下面以输入正极性的直流电压信号uI（u
31、IUREF）为例，说明电路的基本工作原理。转换开始前计数器清零，并接通开关S2，使电容C完全放电。双积分型A/D转换器转换过程分两步进行，其工作波形如图7.2.7所示。第7章数/模(D/A)与模/数(A/D)转换器图7.2.7 双积分型A/D转换器的工作波形第7章数/模(D/A)与模/数(A/D)转换器（1）第一次积分。转换开始时，t=0，计数器 FFn的输出Dn=0，通过逻辑控制电路使开关S1接通输入模拟信号uI，同时断开电容C的放电开关S2。于是将取样保持后的模拟电压uI加到积分器的输入端，积分器从初始0 V状态开始对uI进行固定时间的积分。积分器的输出电压uC1以与uI大小成正比的斜率从
32、0 V开始下降，对应的波形如图7.2.7中uC1波形的0t1段所示。第7章数/模(D/A)与模/数(A/D)转换器积分器的输出电压uC1为（7.2.2）由于此时uC10，过零比较器输出uC2为高电平“1”，计数控制门被打开，计数器在周期为TC的时钟脉冲CP作用下从0开始计数。第7章数/模(D/A)与模/数(A/D)转换器经2n个时钟脉冲后，FFn1FF0被清零，n级计数器计满溢出，计数器输出的进位脉冲使Dn=1，开关S1由“uI”转接到“UREF”，第一次积分结束。第一次积分的时间为t=T1=2nTC （7.2.3）由式（7.2.2）可得第一次积分结束时积分器的输出电压uC1(t1)为第7章数
33、/模(D/A)与模/数(A/D)转换器（7.2.4）（2）第二次积分(对参考电压UREF进行积分）。tt1以后，开关S1由uI转接到UREF，UREF加到积分器的输入端，积分器开始对参考电压UREF进行反向固定斜率的第二次积分，计数器又开始从0计数。第7章数/模(D/A)与模/数(A/D)转换器积分器输出电压uC1从初始值uC1(t1)开始，即以up为初始值开始以固定斜率UREF/RC向反方向（正方向）积分，uC1开始回升。当计数器计数至第N个脉冲（tt2）时，uC1反向积分到0，积分器输出电压uC1=0，过零比较器输出电压uC2为低电平“0”，计数控制门被关闭，计数停止，第二次积分结束，对应
34、的波形如图7.2.7中的t1t2段所示。第7章数/模(D/A)与模/数(A/D)转换器在第二次积分结束后，逻辑控制电路又使开关S2闭合，使电容C完全放电，电路为下一次转换做好准备。第二次积分结束时积分器的输出电压uC1(t2)为（7.2.）第7章数/模(D/A)与模/数(A/D)转换器因T2t2t1，故有（7.2.6）可见，T2与uI成正比，T2就是双积分转换电路的中间变量。又因为T2NTC，所以有（7.2.）第7章数/模(D/A)与模/数(A/D)转换器由此可见,计数脉冲个数N与输入模拟电压uI成正比，计数器输出的计数值Dn1D1D0就是与uI对应的以二进制数字编码的数字量uO，从而实现了A
35、/D转换，即（7.2.8）如果取UREF=2n(V)，计数器的二进制数值就等于输入的模拟电压uI。第7章数/模(D/A)与模/数(A/D)转换器7.2.5 A/D转换器的主要技术指标转换器的主要技术指标1 分辨率从理论上讲，一个输出为n位二进制数的A/D转换器应能区分输入模拟电压的2n个不同量级，能区分输入模拟电压的最小间隔为满量程输入的1/2n。例如，A/D转换器的输出为12位二进制数，最大输入模拟信号为10 V，则可以分辨的最小电压为10/2122.44 mV。第7章数/模(D/A)与模/数(A/D)转换器2 相对精度相对精度是指A/D转换器实际输出数字量与理论输出数字量之间的最大差值。通
36、常用最低有效位LSB的倍数来表示。如相对精度不大于LSB/2，就说明实际输出数字量与理论输出数字量之间的最大误差不大于LSB/2。工程上有时也用最大误差与输入模拟量满量程读数之比来表示相对精度。例如，某A/D转换器的相对精度为0.02%，则当输入模拟量满量程为10 V时，其最大误差为2 mV。第7章数/模(D/A)与模/数(A/D)转换器3 转换时间转换时间是指完成一次A/D转换所需的时间，即从接到转换启动信号开始，到输出端获得稳定的数字信号所经过的时间。转换时间越短意味着A/D转换器的转换速度越快。A/D转换器的转换速度主要取决于转换电路的类型，不同类型A/D转换器的转换速度相差很大。第7章
37、数/模(D/A)与模/数(A/D)转换器7.2.6 常用集成常用集成A/D转换器简介及应用转换器简介及应用 1 ADC0809ADC0809是一个有8路模拟输入的8位逐次逼近型ADC，其原理框图和引脚排列图分别如图7.2.8（a）和（b）所示。ADC0809由单一+5 V供电，片内带有锁存功能的8路模拟开关，可对8路05 V的输入模拟电压分时进行转换，完成一次转换约需100 s，片内具有8路模拟开关的地址译码器和锁存器、逐次逼近型ADC，TTL三态锁存缓冲器的输出电路可直接与单片机的数据总线相连。第7章数/模(D/A)与模/数(A/D)转换器图7.2.8 ADC0809原理框图和引脚排列图（a
38、）原理框图；（b）引脚排列图第7章数/模(D/A)与模/数(A/D)转换器主要引脚功能简介：IN0IN7：8路模拟量输入端，由A2、A1、A0 3个地址信号选中8路模拟量输入信号中的1路输入。A2、A1、A0：模拟输入通道的地址选择线。当A2、A1、A0取不同的逻辑状态时，经内部译码电路选中IN0IN7中的1路。例如，A2A1A0000，模拟量通过IN0通道输入进行A/D转换。第7章数/模(D/A)与模/数(A/D)转换器ALE：地址锁存允许信号，高电平有效。只有当该信号有效时，才能将地址信号有效锁存，并经地址译码器选中其中的1个通道。START：启动脉冲输入信号。当需启动A/D转换过程时，在
39、此端加一个正脉冲，该信号的上升沿将逐次逼近寄存器清零，下降沿时开始进行A/D转换。D0D7：转换器的数码输出线。D7为高位，D0为低位。第7章数/模(D/A)与模/数(A/D)转换器CLK：使控制电路与时序电路工作的时钟脉冲输入端。最高允许值为640 kHz。EOC：转换结束标志信号，高电平有效。在START上升沿信号启动A/D转换后，经18个时钟周期，EOC信号输出变为低电平，标志转换器正在进行转换。当转换结束，EOC变为高电平。第7章数/模(D/A)与模/数(A/D)转换器OE：输出允许信号，高电平有效。OE=1时，三态输出锁存缓冲器打开，将转换结果送到数据输出线；OE=0时，输出端为高阻
40、态。UREF（）、UREF（）：参考电压的正端和负端。UCC：工作电源。允许值为+5+15 V。第7章数/模(D/A)与模/数(A/D)转换器图7.2.9所示为ADC0809的典型应用实例。利用微机发出的输出指令中的写信号WR及地址信号，一方面由地址A2A0选中某一通道INI，另一方面又发出启动信号，使ADC0809开始A/D转换。待A/D转换结束后，EOC信号将转换结果锁存于三态输出锁存缓冲器中。与此同时，信号EOC还作为中断请求信号送往CPU，CPU接收并响应中断后，由中断服务程序读取A/D转换结果。输出选通信号由地址译码和读信号RD提供。第7章数/模(D/A)与模/数(A/D)转换器图7
41、.2.9 ADC0809的典型应用实例原理电路图第7章数/模(D/A)与模/数(A/D)转换器2 MC14433MC14433是312位CMOS工艺的双积分型ADC，可以与CC14433或5G14433互换。所谓位,是指数字量为4位十进制数，最高位仅有0和1两种状态，而低3位则有09十种状态。MC14433原理框图和引脚排列图如图7.2.10所示。第7章数/模(D/A)与模/数(A/D)转换器图7.2.10 MC14433原理框图和引脚排列图（a）原理框图;（b）引脚排列图第7章数/模(D/A)与模/数(A/D)转换器图7.2.10(a)中虚线框内所示为集成电路内部电路，框外为外接元件。模拟电
42、路为积分器，R1、C1为积分电阻和电容，它们的取值与电路选定的时钟频率和电压量程有关。例如，当时钟频率为66 kHz，C1选0.1 F时，若量程为2 V，R1取470；若量程为200 mV，R1取27 k。电容CO存放积分器的失调电压，电路可根据CO记录的失调电压自动调零。CO的推荐取值为0.1 F。4位十进制计数器的计数范围为01999。锁存器用来存放转换结果。第7章数/模(D/A)与模/数(A/D)转换器图7.2.10(b)所示为MC14433引脚排列图，各主要引脚功能简述如下：UAG：积分器的接地端。UREF：参考电压输入端。参考电压取值有两个，分别为200 mV和2 V，对应的模拟电压
43、量程为199.9 mV和1.999 V。UI：待转换的模拟信号输入端。R1、R1/C1、C1：外接积分阻容元件（R1、C1）。CO1、CO2：失调电压补偿电容（CO）接线端。第7章数/模(D/A)与模/数(A/D)转换器DU：实时输出控制端。若在DU端加入一个正脉冲，则转换结束时所得结果被送入输出数据锁存器。否则，输出数据锁存器的数据不变，输出的仍为原来的结果。只要将EOC输出信号接到DU端，那么输出将是每次转换后的新结果。第7章数/模(D/A)与模/数(A/D)转换器CPI、CPO：时钟输入、输出端。在CPI和CPO输入端之间接不同阻值的电阻，可产生不同的内部时钟频率。当外接电阻Rc依次取7
44、50 k、470 k、360 k等典型值时，相应的时钟频率依次为50 kHz、66 kHz和100 kHz。如从外部输入时钟脉冲时不需连接RC，时钟脉冲直接从CPI端输入。第7章数/模(D/A)与模/数(A/D)转换器UEE：负电源输入端。USS：电源公共端。EOC：转换周期结束输出信号端。A/D转换结束后，从此端输出一个正脉冲信号。OR：过量程信号输出端。当转换过程中有溢出现象发生时，该端输出低电平“0”。DS1DS4：输出数字千、百、十、个位的选通脉冲输出端。Q0Q3：转换结果输出端。BCD码输出，Q0为最低位，Q3为最高位。第7章数/模(D/A)与模/数(A/D)转换器UDD：正电源输入
45、端。MC14433采用动态扫描方式输出，其数字量输出通过一个多路数据开关控制，依次输出个位、十位、百位、千位，同时还对应输出位选通信号DS4、DS3、DS2、DS1，即当输出个位数字时，同时输出DS4为高电平，而DS3DS1为低电平；当输出十位数字时，同时输出输DS3为高电平，而DS4、DS2、DS1为低电平，以此类推。第7章数/模(D/A)与模/数(A/D)转换器这样就可以采用扫描方式用一片译码器显示数字量，从而简化了译码电路。在每一次A/D转换周期结束时，先输出一个EOC信号，然后位选通信号DS1、DS2、DS3、DS4再依次输出正脉冲信号。正脉冲信号的宽度为18个时钟周期，各选通信号之间
46、的间隔为2个时钟周期。在位选通信号DS1输出正脉冲期间，Q3Q2Q1Q0输出千位及电压极性标志等第7章数/模(D/A)与模/数(A/D)转换器MC14433具有自动调零和自动极性转换等功能，可测量正或负的电压。如在CPI、CPO两端接入470 k电阻时，时钟频率约为66 kHz，每秒可进行4次A/D转换。它具有功耗低、抗干扰能力强、精度高、功能完备以及使用灵活等优点，能与微处理机或其他系统兼容，广泛用于数字仪表、数字温度计及遥测、遥控系统，但在要求转换速度高的地方不适用。第7章数/模(D/A)与模/数(A/D)转换器位直流数字电压表的原理电路图如图7.2.11所示。图中CC14433为双积分型
47、ADC，CC4511为七段译码驱动器，MC1403为集成精密稳压源，输出电压为2.5 V，作为基准电压源UREF，MC1413是小功率达林顿晶体管驱动器，用于驱动LED数码管。第7章数/模(D/A)与模/数(A/D)转换器图7.2.11 位直流数字电压表的原理电路图第7章数/模(D/A)与模/数(A/D)转换器电压负极性符号“”由CC14433的Q2（22脚）控制。当输入负电压时，Q20，三极管（9012）导通，电压负极性符号“”点亮；当输入为正电压时，Q21，三极管截止，电压负极性符号“”熄灭。小数点位置通过小数点选择开关选择控制。若UI1.999 V，由OR（15脚）输出信号控制CC451
48、1的BI（4脚）端，使显示数字熄灭，而负号和小数点仍然点亮。第7章数/模(D/A)与模/数(A/D)转换器课堂活动课堂活动一、课堂提问和讨论1.什么是A/D转换器？2.并联比较型A/D转换器主要由哪几部分组成？3.逐次逼近型A/D转换器主要由哪几部分组成？4.双积分型A/D转换器由哪几部分组成？第7章数/模(D/A)与模/数(A/D)转换器5.并联比较型A/D转换器的基本工作原理是什么？6.逐次逼近型A/D转换器的基本工作原理是什么？7.双积分型A/D转换器的基本工作原理是什么？8.A/D转换器的主要技术指标有哪些？9.A/D转换器的分辨率和相对精度与什么有关？第7章数/模(D/A)与模/数(
49、A/D)转换器7.3 集成集成D/A转换器转换器Multisim 10仿真实验仿真实验 1 题目分析、验证集成D/A转换器的D/A转换功能。2 仿真内容（1）在Multisim 10实验工作区，选定电压输出型D/A转换器（VDAC），搭建实验电路，如图7.3.1所示。设定UREF12 V，输入的二进制数字量D7D6D5D4D3D2D1D0为11011011。打开仿真开关，观测测试数据，分析、验证集成DAC元件的D/A转换功能。第7章数/模(D/A)与模/数(A/D)转换器图7.3.1 DAC功能测试实验电路（1）第7章数/模(D/A)与模/数(A/D)转换器（2）按图7.3.2(a)所示，在M
50、ultisim 10实验工作区用一个十进制加法计数器74LS160D和一个电压输出型D/A转换器（VDAC）搭建一个D/A转换功能测试电路。升沿有效，计数器输出端QD、QC、QB、QA输出的递进4位二进制数码送入七段译码显示器和集成DAC的低4位输入端，DAC的高4位输入信号端接地。调整时钟频率为100 Hz，打开仿真开关，有DAC输出的电压波形，如图7.3.2(b)所示。第7章数/模(D/A)与模/数(A/D)转换器图7.3.2 DAC功能测试实验电路（2）及输出的电压波形（a）功能测试实验电路（2）;（b）f100 Hz时的输出电压波形第7章数/模(D/A)与模/数(A/D)转换器3 分析
