1、第3章逻辑门电路 第3章逻辑门电路 3.1概述概述 3.2MOS门电路门电路 3.3双极型门电路双极型门电路 3.4集成门电路使用中的实际问题集成门电路使用中的实际问题 第3章逻辑门电路 3.1概述概述数字集成电路按其内部有源器件的不同可以分为两大类：一类为双极型晶体管集成电路，主要有晶体管晶体管逻辑(TransistorTransistorLogic,TTL)、射极耦合逻辑(EmitterJPCoupledLogic,ECL)和集成注入逻辑(IntegratedInjectionLogic,I2L)等几种类型；另一类为MOS(MetalOxideSemiconductor)型集成电路，其有源
2、器件采用金属氧化物半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。第3章逻辑门电路 目前数字系统中普遍使用TTL和CMOS集成电路。TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。第3章逻辑门电路 集成电路按其集成度可分为如下几类：(1)小规模集成电路(SmallScaleIntegration,SSI)，每片组件内包含10100个元件(或1020个等
3、效门)。(2)中规模集成电路(MediumScaleIntegration,MSI)，每片组件内包含1001000个元件(或20100个等效门)。(3)大规模集成电路(LargeScaleIntegration,LSI)，每片组件内包含1000100000个元件(或1001000个等效门)。(4)超大规模集成电路(VeryLargeScaleIntegration,VLSI)，每片组件内含100000个元件(或1000个以上等效门)。第3章逻辑门电路 目前常用的逻辑门和触发器属于SSI，常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。常见的LSI、VLSI有只读存储器、随
4、机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。此外，还有专用集成电路ASIC，它分标准单元、门阵列和可编程逻辑器件PLD。PLD是近十几年来迅速发展的新型数字器件，目前应用十分广泛。第3章逻辑门电路 3.2MOS门电路门电路MOS集成逻辑门是以MOS管作为开关器件的门电路。它按所用管的不同，一般可分为三种类型：第一种是由P沟道增强型MOS管（PMOS管）构成的PMOS门电路，其工作速度较低；第二种是由N沟道增强型MOS管（NMOS管）构成的NMOS门电路，其工作速度比PMOS门电路要高，但比TTL电路要低；第三种是由PMOS管和NMOS管按照
5、互补对称形式连接起来构成的互补型MOS集成电路，称为CMOS电路。CMOS电路具有集成度高、制造工艺简单、电源电压使用范围宽、功耗低、抗干扰能力强、扇出系数大等优点。第3章逻辑门电路 3.2.1CMOS门电路门电路1.MOS反相器类型反相器类型在MOS集成电路中，反相器是最基本的单元。按其结构和负载的不同，MOS反相器可大致分为以下四种类型：(1)电阻负载MOS反相器。在这种反相器中，输入器件是增强型MOS管，负载是线性电阻。这种反相器在集成电路中很少采用。（2）E/EMOS反相器。在这种反相器中，输入器件和负载均采用增强型MOS管，所以叫增强型增强型MOS反相器，简称为E/EMOS反相器。第
6、3章逻辑门电路（3）E/DMOS反相器。在这种反相器中，输入器件是增强型MOS管，负载是耗尽型MOS管，所以叫增强型耗尽型MOS反相器，简称为E/DMOS反相器。（4）CMOS反相器。在E/EMOS反相器和E/DMOS反相器中均采用同一沟道的MOS管，而CMOS反相器则由两种不同沟道类型的MOS管构成。如果输入器件是N沟道增强型MOS管，则负载就为P沟道增强型MOS管，反之亦然。这种反相器具有互补对称的结构，故简称为CMOS反相器。E/EMOS反相器、E/DMOS反相器和CMOS反相器都是用MOS管作为负载，所以通称为有源负载MOS反相器。CMOS反相器具有输出幅度高，抗干扰能力强，静、动态功
7、耗低，工作速度高，应用较为广泛的特点，下面仅以此为例来进行分析。第3章逻辑门电路 第3章逻辑门电路 第3章逻辑门电路 第3章逻辑门电路 图3-1 CMOS反相器第3章逻辑门电路 第3章逻辑门电路 图32CMOS与非门 第3章逻辑门电路 第3章逻辑门电路 图33CMOS或非门 第3章逻辑门电路 5.CMOS与门和或门与门和或门在CMOS与非门电路的输出端增加一个反相器，便构成了一个与门；在CMOS或非门电路的输出端增加一个反相器，便构成了一个或门。第3章逻辑门电路 6.CMOS与或非门与或非门由三个与非门和一个反相器可构成与或非门，如图34（a）所示。由图可得CMOS与或非门也可由两个与门和一个
8、或非门构成，如图34（b）所示。图34（c）所示为与或非门的逻辑符号。第3章逻辑门电路 图34CMOS与或非门 第3章逻辑门电路 7.CMOS异或门异或门CMOS异或门可由四个与非门构成，如图35所示。由图35可得 第3章逻辑门电路 图35CMOS异或门 第3章逻辑门电路 第3章逻辑门电路 图36CMOS三态门及其逻辑符号(a)电路图；(b)逻辑符号 第3章逻辑门电路 第3章逻辑门电路 图37CMOS传输门(a)电路图；(b)逻辑符号 第3章逻辑门电路 第3章逻辑门电路 第3章逻辑门电路 3.2.2常用常用CMOS门电路简介门电路简介1.CMOS门电路型号系列介绍门电路型号系列介绍CMOS集成
9、电路的品种很多，目前CMOS逻辑门的产品主要有CMOS4000系列和53HC/74HC高速系列。CMOS4000系列产品的输入端和输出端都加了反相器作为缓冲器，具有对称的驱动能力和输出波形，高、低电平抗干扰能力相同。但该电路的工作速度较低，传输延迟时间在90ns左右，边沿时间在80ns左右，最高工作频率为8MHz，电源电压为318V。而带缓冲输出的、不带缓冲输出的以及能与TTL集成电路完全兼容的高速54HC/74HC系列的传输延迟时间已和TTL集成电路相当，为9ns左右，边沿时间在6ns左右，最高工作频率可达25MHz，电源电压却仅为26V。第3章逻辑门电路 2.MOS电路使用常识电路使用常识
10、MOS电路是一种高输入阻抗、微功耗电路（尤其是CMOS电路），在实际应用中必须正确合理使用及正确存放，以免造成器件损坏。(1)输入电路的静电保护。MOS集成电路在制作时已设置了保护电路，但它所能承受的静电电压和脉冲功率均有一定限度。因此在存放和运输时最好使用金属屏蔽层作为包装材料，如用金属纸铝箔等将集成块引出脚包起来,不能用易产生静电电压的化工材料、化纤织物等包装，如塑料袋、塑料盒等。在组装、调试时，仪器仪表、工作台面、使用的工具(如电烙铁)等均应有良好接地。不使用的多余输入端不能悬空，以免拾取脉冲干扰。应根据电路功能分别处理，通常做法是：与非门和与门的多余输入端接到高电平或电源上；或非门和或
11、门的多余输入端应接到低电平或接地；在电路工作速度要求不高时，也可将多余输入端与某些使用端并联。第3章逻辑门电路(2)输入端的过流保护。在可能出现大输入电流的场合、在输入线较长或在输入端接有大电容时，均应加过流保护措施，在输入端接入保护电阻。(3)装、修操作中的规则。集成块的安装位置应远离发热元器件。不允许在电源接通的情况下装、拆线路板或集成块等元器件。(4)电源通、断的顺序。当一个系统由几个电源分别供电时，各电源的开关顺序必须合理。启动时应先接通MOS集成电路的电源，再接入信号源或负载电路，关闭时，应切断信号源或负载电路，再切断MOS集成电路的电源。第3章逻辑门电路 3.3双极型门电路双极型门
12、电路3.3.1概述概述以半导体器件为基本单元，集成在一块硅片上，并具有一定的逻辑功能的电路称为逻辑集成电路。逻辑集成电路体积小、速度快、可靠性高，应用十分广泛。按照元器件数目的集成多少和电路的组成结构，逻辑集成电路分为很多种，我们把输入端和输出端都用双极型三极管的逻辑集成电路称为TTL电路。TTL电路的开关速度较高，其缺点是功耗较大。第3章逻辑门电路 第3章逻辑门电路 图38TTL与非门电路 第3章逻辑门电路 图39TTL与非门输入级等效电路（a)内部结构；(b)等效电路 第3章逻辑门电路 第3章逻辑门电路（2）输入信号全为1的情况。当输入端全部接高电平(+3.6V)时，V1的几个发射结都处于
13、反向偏置，电源UCC经过电阻R1向V2、V5提供足够的基极电流而使V2、V5饱和导通，所以输出电位为 即输出端F为低电平。此时,V1的基极电位为 V2的集电极电位为 第3章逻辑门电路 此值大于V3的发射结正向电压，使V3导通。由于 因此V4必然截止。由于V4截止，当接负载后，V5的集电极电流全部由外接负载门灌入，这种电流称为灌电流。综上所述，图38所示电路的输入与输出之间的逻辑关系为与非逻辑关系，即输入有0时输出为1，输入全为1时输出为0，所以图38所示电路实现了与非逻辑运算，是与非门,即有 第3章逻辑门电路 3.3.3TTL与非门的特性与参数与非门的特性与参数1.电压传输特性电压传输特性电压
14、传输特性是指输出电压跟随输入电压变化的关系曲线，即UO=f(UI)的函数关系，它可以用图310所示的曲线表示。由图可见，曲线大致分为以下四段：(1)AB段(截止区)。当UI0.6V时，V1工作在深饱和状态，UCES10.1V，UB20.7V，故V2、V5截止，V3、V4导通，UO3.6V为高电平。(2)BC段(线性区)。当0.6VUI1.3V时，0.7VUB21.4V，V2开始导通，V5尚未导通。此时,V2处于放大状态，其集电极电压UC2随着UI的增加而下降，并通过V3、V4射极跟随器使输出电压UO也下降，下降斜率近似等于-R2/R3。第3章逻辑门电路(3)CD段(转折区)。当1.3VUI1.
15、4V，即UI略大于1.3V时，V5开始导通，此时,V2发射极到地的等效电阻为R3RBE5，比V5截止时的R3小得多，因而V2放大倍数增加，近似为-R2/(R3RBE5)，因此UC2迅速下降，输出电压UO也迅速下降，最后V3、V4截止，V5进入饱和状态。(4)DE段(饱和区)。当UI1.4V时，随着UI的增加V1进入倒置工作状态，V3导通，V4截止，V2、V5饱和，因而UO=0.3V为低电平。第3章逻辑门电路 图310TTL与非门的电压传输特性 第3章逻辑门电路 2.主要参数主要参数从电压传输特性可以得出以下几个重要参数：(1)输出高电平UOH和输出低电平UOL。电压传输特性的截止区的输出电压为
16、UOH（3.6V），饱和区的输出电压为UOL（0.3V)。一般产品规定UOH2.4V、UOL0.4V时即为合格。(2)阈值电压Uth。阈值电压也称门槛电压。电压传输特性上转折区中点所对应的输入电压为Uth(1.3V)，可以将Uth看成是与非门导通(输出低电平)和截止(输出高电平)的分界线。第3章逻辑门电路(3)开门电平UON和关门电平UOFF。开门电平UON是保证输出电平达到额定低电平(0.3V)时，所允许输入高电平的最小值，即只有当UIUON时，输出才为低电平。通常UON=1.4V，一般产品规定UON1.8V。关门电平UOFF是保证输出电平为额定高电平(2.7V左右)时，所允许输入低电平的最
17、大值，即只有当UIUOFF时，输出才是高电平。通常UOFF1V，一般产品要求UOFF0.8V。第3章逻辑门电路(4)噪声容限UNL、UNH。在实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声(正向干扰)电压，用UNL表示,即 UNL=UOFF-UIL若UOFF=0.8V,UIL=0.3V，则UNL=0.5V。第3章逻辑门电路 高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声(负向干扰)电压，用UNH表示,即
18、 若UON=1.8V，UIH=3V，则UNH=1.2V.第3章逻辑门电路(5)扇入系数和扇出系数NO。扇入系数是指门的输入端数。扇出系数NO是指一个门能驱动同类型门的个数。当TTL门的某个输入端为低电平时，其输入电流约等于IIS(输入短路电流)；当输入端为高电平时，输入电流为IIH(输入漏电流)。而IIS比IIH大得多，因此按最坏的情况考虑，当测出输出端为低电平时允许灌入的最大负载电流ILmax后，则可求出驱动门的扇出系数NO：第3章逻辑门电路(6)平均延迟时间tpd。平均延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。通常将输出电压由高电平跳变为低电平的传输延迟时间称
19、为导通延迟时间tPHL，将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间tPLH。tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的，如图311所示。tpd为tPLH和tPHL的平均值，即 通常，TTL门的tpd为340ns。第3章逻辑门电路 图311TTL与非门的平均延迟时间 第3章逻辑门电路 3.输入特性输入特性输入特性是指输入电流与输入电压之间的关系曲线，即II=f(UI)的函数关系。典型的输入特性如图312所示。第3章逻辑门电路 图312TTL与非门输入特性 第3章逻辑门电路 设输入电流II由信号源流入V1发射极时方向为正，反之为负。从图3
20、12可以看出：当UIUth时,II为负，即II流入信号源，对信号源形成灌电流负载;当UIUth时，II为正，II流入TTL门，对信号源形成拉电流负载。(1)输入短路电流IIS。当UI=0时的输入电流称为输入短路电流IIS，典型值约为-1.5mA。(2)输入漏电流IIH。当UIUth时的输入电流称为输入漏电流，即V1倒置工作时的反向漏电流，其电流值很小，约为10A。第3章逻辑门电路 4.输入负载特性输入负载特性TTL与非门输入负载如图313所示。由图可见，当RI较小时，UI随RI增加而升高，此时V5截止，忽略V2基极电流的影响，可近似认为 当RI很小时，UI很小，相当于输入低电平，输出高电平。为
21、了保持电路稳定地输出高电平，必须使UIUOFF，即 第3章逻辑门电路 故 第3章逻辑门电路 图313TTL与非门输入负载 第3章逻辑门电路 图314TTL与非门输入特性曲线 第3章逻辑门电路 5.输出特性输出特性(1)与非门处于开态时，输出低电平。此时V5饱和，输出电流IL从负载流进V5，形成灌电流；当灌电流增加时，V5饱和程度减轻，因而UOL随IL的增加而略有增加。V5输出电阻约为1020。若灌电流很大，使V5脱离饱和进入放大状态，UOL将很快增加，这是不允许的。通常为了保证UOL0.35V，应使IL25mA。TTL与非门输出低电平的输出特性如图315所示。第3章逻辑门电路 图315TTL与
22、非门输出低电平的输出特性(a)电路图；(b)特性曲线 第3章逻辑门电路 第3章逻辑门电路 图316TTL与非门输出高电平时的输出特性(a)电路图；(b)特性曲线 第3章逻辑门电路 3.3.4其它其它TTL门电路门电路在TTL电路中，除了与非门以外，还有一些其它功能的门电路，如或非门、与门、或门、与或非门、异或门、同或门、集电极开路门、三态门等。下面仅做些简单介绍。1.TTL集电极开路门集电极开路门集电极开路门简称OC门。图317（a）所示为一种集电极开路与非门电路，它与普通的TTL与非门的区别就在于取消了提供高电平输出的两级射极跟随器V3、V4，代之以一个外接电阻RL，实现与非逻辑功能。第3章
23、逻辑门电路 图317 OC门电路第3章逻辑门电路 图318OC门电路(a)电路图；(b)符号 第3章逻辑门电路 OC门的特点是输出端可以直接并接，便于“线与”逻辑。如图318所示即为集电极开路与非门逻辑符号的线与电路图。所谓“线与”，就是将几个OC门的输出端连在一起，公共电阻RL外接。其功能是：当所有OC门的输出都是高电平时，电路的总输出F才是高电平，而当任一个OC门输出为低电平时，总输出就是低电平。其逻辑表达式为 从表达式看，相当于在输出端增加了“与”功能，但这种“与”功能并不是由与门来实现的，而是通过输出线相连接而获得的，故称“线与”。第3章逻辑门电路 图318OC门线与逻辑 第3章逻辑门
24、电路 值得注意的是，普通的与非门是不能“线与”的。因为一个门输出为高电平而另一个门输出为低电平时，将有一个很大的电流从截止门流到导通门。这个电流不仅使导通门的输出低电平升高，而且还会因功耗过大而损坏截止门。外接上拉电阻RL的选取应保证输出高电平时，不低于输出高电平的最小值UOH(min)；输出低电平时，不高于输出低电平的最大值UOL(max)。利用OC门可以方便地构成锯齿波发生器，如图319(a)所示；也可以驱动发光二极管，如图319(b)所示。但由于有上拉电阻RL的存在，降低了系统的开关速度，故OC门只适用于速度不高的场合。第3章逻辑门电路 图319OC门应用举例 第3章逻辑门电路 2.TT
25、L三态门三态门三态门简称TSL，它是在普通门的基础上加上使能控制信号和控制电路构成的。普通TTL门的输出只有两种状态逻辑0和逻辑1，这两种状态都是低阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有高阻输出的第三状态(或称禁止状态)，这时输出端相当于悬空。图320(a)是一种三态与非门的电路图，其符号如图320(b)所示。从电路图中可以看出，它由两部分组成。上半部分是三输入与非门，下半部分为控制部分，是一个快速非门，控制输入端为G，其输出F一方面接到与非门的一个输入端，另一方面通过二极管VD1和与非门的V3管基极相连。第3章逻辑门电路 图320三态与非门电路、符号及真值表 第3章逻辑
26、门电路 当G=0时，V7、V8管截止，F输出高电平，二极管VD1截止，它对与非门不起作用，这时三态门和普通与非门一样，F=AB。当G=1时，V7、V8饱和，F输出低电平，这时因V1的一个输入为低，使V2、V5截止，同时因F=0，VD1导通，使UC2被钳制在1V左右，致使V4也截止。这样,V4、V5都截止，输出端呈现高阻抗，相当于悬空或断路状态。该电路的真值表如图320(c)所示。三态门有两种控制模式：一种是控制端G为低电平时，三态门工作，G为高电平时,三态门禁止工作，如图321(a)所示；另一种是控制端G为高电平时,三态门工作，G为低电平时，三态门禁止工作，如图321(b)所示。第3章逻辑门电
27、路 图321各种三态逻辑门的符号 第3章逻辑门电路 三态门的主要用途是可以实现在同一个公用通道上轮流传送n个不同的信息，如图322(a)所示，这个公共通道通常称为总线，各个三态门可以在控制信号的控制下与总线相连或脱离。挂接总线的三态门任何时刻只能有一个控制端有效，即一个门传输数据，因此特别适用于将不同的输入数据分时传送给总线的情况。也可以利用三态门实现双向传输，如图322(b)所示。当G=0时，1门工作，2门禁止，数据可以从A传送到B；当G=1时，1门禁止，2门工作，数据可以从B传送到A。第3章逻辑门电路 图322三态门的应用 第3章逻辑门电路 3.3.5常用常用TTL门电路简介门电路简介1.
28、TTL型号系列介绍型号系列介绍TTL门电路是基本逻辑单元，是构成各种TTL电路的基础。实际生产的TTL集成电路品种齐全，种类繁多，应用十分广泛。我国生产的TTL集成电路品种主要有CT74、CT74H、CT74S、CT74LS四个系列。美国德克萨斯（Texas）仪器公司生产的集成电路品种系列，在其电参数、电路封装、引出线排列等方面与我国生产的是一致的，只是前缀由CT改为SN，如SN74、SN74H等，但两者之间可以互换使用。CT74是标准系列，其典型电路与非门的平均传输时间为10ns，平均功耗为10mW。第3章逻辑门电路 CT74H是高速系列，它是在CT74系列基础上改进得到的，其典型电路与非门
29、的平均传输时间为6ns,平均功耗为22mW。CT74S是肖特基系列，它是在CT74系列基础上改进得到的，其典型电路与非门的平均传输时间为3ns,平均功耗为19mW。CT74LS是低功耗肖特基系列，它是在CT74系列基础上改进得到的，其典型电路与非门的平均传输时间为9ns，平均功耗为2mW。CT74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，应用较广泛。第3章逻辑门电路 2.TTL门电路的基本使用常识门电路的基本使用常识（1）对门电路中闲置输入端的处理。门电路中多余不用的输入端一般不要悬空，因为干扰信号易从这些悬空端引入，使电路工作不稳定。对于与或非门中整个不用的与门，应将此与门输入
30、端全部接地，或部分接地、部分接高电平。若是某与门中有闲置输入端，应将其接高电平（如接5V电源或3.6V等）。第3章逻辑门电路（2）安装、调试时注意事项。安装时要注意集成块外引脚的排列顺序，不要从外引脚根部弯曲，以防折断。焊接时宜用25W电烙铁，且焊接时间应小于3s。焊后要用酒精将周围擦干净，以防防焊剂腐蚀引线。集成块的供电电压最好稳定在+5V，一般也应保证在4.755.25V之间，电压过高易损坏集成块。输入电压应小于7V，否则输入级多发射极晶体管V1易发生击穿损坏。第3章逻辑门电路 输出为高电平时，输出端绝对不允许碰地，否则输出级三极管V4会出现过热烧坏；输出为低电平时，输出端绝对不允许碰+U
31、CC，否则输出级三极管V5会出现过热烧坏。几个普通TTL与非门的输出端不能连在一起。接引线要尽量短，若引线不能减短时，要加屏蔽措施或采用绞合线，以防外界电磁干扰。第3章逻辑门电路 3.4集成门电路使用中的实际问题集成门电路使用中的实际问题1.TTL电路与电路与CMOS电路的接口电路的接口TTL电路与CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流，如表31所示。第3章逻辑门电路 表表31高、低电平和驱动电流标准高、低电平和驱动电流标准 第3章逻辑门电路 1)用TTL电路驱动CMOS电路(1)当用
32、TTL电路驱动4000系列和HC系列CMOS电路时，必须设法将TTL电路的输出高电平提升到3.5V以上。可以在TTL电路的输出端接一个上拉电阻(例如3.3k)至电源UCC(5V)。此时，CMOS电路相当于一个同类TTL电路的负载。如果CMOS电路的电源较高，TTL的输出端仍可接一个上拉电阻，但需使用集电极开路门(如T1006)电路，如图323(a)所示。应注意，上拉电阻的大小对工作速度有一定的影响，这是由于门电路的输入和输出端均存在杂散电容的缘故。上拉电阻的计算与OC门外接上拉电阻的计算方法相同。第3章逻辑门电路 另一种方案是采用一个专用的CMOS电平移动器(例如40109)，它由两种直流电源
33、UCC和UDD供电，电平移动器接收TTL电平(对应于UCC)，而输出CMOS电平(对应于UDD)，电路如图323(b)所示。第3章逻辑门电路 图323TTL与CMOS之间的电平移动(a)采用TTLOC门；（b)采用专用电平移动器 第3章逻辑门电路(2)用TTL电路驱动HCT系列和ACT系列的CMOS门电路时，因两类电路性能兼容，故可以直接相接，不需外加元器件。第3章逻辑门电路 2)用CMOS电路驱动TTL电路当用CMOS电路驱动TTL电路时，由于CMOS驱动电流较小(特别是输出低电平时)，故对TTL电路的驱动能力很有限。例如，CD4069(六反相器)只能直接驱动两个74LS系列门负载，因此采用
34、CMOS驱动器可以提高驱动能力。也可以将同一封装内的门电路并联使用，以加大驱动能力。还可以用三极管反相器作为接口电路，即用三极管电流放大器扩展电流驱动能力，其电路如图324所示。第3章逻辑门电路 图3.24CMOS电路通过三极管放大器驱动TTL电路 第3章逻辑门电路 2.MOS电路使用注意事项电路使用注意事项尽管CMOS和大多数MOS电路输入有保护电路，但这些电路吸收瞬变能量有限，太大的瞬变信号会破坏保护电路，甚至破坏电路的工作。为防止这种现象的发生，应注意以下几点：(1)焊接时，电烙铁外壳应接地。(2)器件插入或拔出插座时，所有电压均需除去。(3)不用的输入端应根据逻辑要求或接电源UDD(与非门)，或接地(或非门)，或与其它输入端连接。(4)输出级所接电容负载不能大于500pF，否则会因输出级功率过大而损坏电路。
