1、第 2 章逻 辑 门 电 路实训实训2简单抢答器的电路与试验简单抢答器的电路与试验2.1逻辑门电路逻辑门电路2.2不同系列门电路不同系列门电路2.3门电路综合应用门电路综合应用2.4常用常用IC门简介门简介第 2 章逻 辑 门 电 路 实训实训2 简单抢答器的电路与试验简单抢答器的电路与试验1.实训目的（1）了解集成逻辑门电路的结构特点。（2）体验由基本逻辑门电路实现复杂逻辑关系的一般方法。（3）学会集成门电路的使用及逻辑电平的测量。（4）建立组合逻辑电路的基本概念。第 2 章逻 辑 门 电 路2.实训设备与器件实训设备：数字集成电路测试仪1台,逻辑笔1支,直流稳压电源1台,万用表1块。实训器
2、件：双四输入与非门74LS20 2片,六非门74LS05（OC门）1片,发光二极管4只,5.1 k电阻4个,500电阻4个,按钮开关4个,导线若干。第 2 章逻 辑 门 电 路3.实训电路与说明（1）逻辑要求：用基本门电路构成简易型四人抢答器。A、B、C、D为抢答操作开关。任何一个人先将某一开关按下且保持闭合状态，则与其对应的发光二极管（指示灯）被点亮，表示此人抢答成功；而紧随其后的其他开关再被按下，与其对应的发光二极管则不亮。（2）电路组成：实训电路如图2.1所示，电路中标出的74LS20为双四输入与非门，74LS05为六非门。第 2 章逻 辑 门 电 路图 2.1 简易抢答器第 2 章逻
3、辑 门 电 路4.实训步骤与要求1）检测IC用数字集成电路测试仪测试IC的好坏。如果IC上的字迹模糊，型号显示不清楚，通过自动扫描检测的方式可以检测其型号。第 2 章逻 辑 门 电 路2）连接线路(1)熟悉电路板。电路可以连接在自制的PCB（印刷电路板）上，也可以焊接在万能板上，或通过“面包板”插接。无论采用哪种电路板，在连接电路之前，都必须首先对电路板的结构、特点有足够的认识。尤其是第一次使用“面包板”的读者，必须事先掌握它的使用方法。第 2 章逻 辑 门 电 路(2)熟悉器件。如果将IC芯片正面朝上，开口朝前，则IC引脚编号按逆时针方向排列，左前方第1个引脚的编号为1。数字电路中IC的电源
4、往往不在电路中标出，一般情况下，左下方最后一个引脚为电源“”，编号最大的引脚（右前方第一个引脚）为电源“”。在使用中，必须正确识别IC的引脚。第 2 章逻 辑 门 电 路(3)按正确方法插好IC芯片，参照图2.1连接线路。(4)通电前要认真检查线路，即检查IC芯片电源的正、负端连接是否正确，电源连线是否反接，电路板各管脚或焊点之间是否短路等。待检查无误后方可通电。第 2 章逻 辑 门 电 路3）操作与调试(1)通电后，分别按下A、B、C、D各键，观察对应指示灯是否点亮。(2)当其中某一指示灯点亮时，再按其他键，观察其他指示灯的变化。第 2 章逻 辑 门 电 路(3)在进行(1)、(2)操作步骤
5、时，分别测试IC芯片输入、输出管脚的电平变化，并完成表2.1所示内容。表中，A、B、C、D表示按键开关，“”表示开关动作无效；L1、L2、L3、L4表示4个指示灯的状态。按键闭合或指示灯亮用“1”表示，开关断开或指示灯灭用“0”表示。第 2 章逻 辑 门 电 路第 2 章逻 辑 门 电 路5.实训总结与分析（1）实训中采用了两种不同信号的数字集成电路，其中，74LS20可以实现4个输入信号与非的逻辑关系，称为四输入与非门。由于其内部包含两个完全相同的电路，故称为双四输入与非门。74LS05可以实现非逻辑关系，称为非门，也称为反相器。其内部包含6个非门，故称为六非门。第 2 章逻 辑 门 电 路
6、（2）为简单起见，用“1”和“0”两个符号表示高、低电平。如用“1”表示高电平，“0”表示低电平，则称为正逻辑电路，反之称为负逻辑电路。在数字电路中，如采用实训中使用的称为TTL的集成器件，其高电平一般为4.35 V，低电平为00.7 V。第 2 章逻 辑 门 电 路（3）若输入/输出开关信号频率较高，可用示波器或逻辑分析仪测试并记录信号的波形，再根据波形图分析某一信号的变化规律及在任一时刻各信号间的逻辑关系。本实训电路中的输入信号为手动开关信号，频率很低，所以我们用逻辑笔或万用表来测试输入与输出信号之间的逻辑关系，并用表2.1直观地表示出来。第 2 章逻 辑 门 电 路（4）有了上面的基本知
7、识，我们可以分析电路的工作过程。初始状态（无开关按下）时，a、b、c、d端均为低电平，各与非门的输出端为高电平，反相器的输出则都为低电平（小于0.7 V），因此全部发光二极管都不亮。第 2 章逻 辑 门 电 路当某一开关被按下后（如开关A被按下），则与其连接的与非门的输入端变为高电平，这样该与非门的所有输入端均为高电平，根据与非关系，输出端则为低电平，反相器输出为高电平，从而点亮发光二极管。由于该与非门输出端与其他3个与非门的输入端相连，它输出的低电平维持其他3个与非门输出高电平，因此其他发光二极管都不亮。第 2 章逻 辑 门 电 路2.1 逻逻 辑辑 门门 电电 路路2.1.1 非门非门非门
8、只有一个输入端和一个输出端，输入的逻辑状态经非门后被取反，图2.2所示为非门电路及其逻辑符号。在图2.2(a)中，当输入端A为高电平1(+5 V)时，晶体管导通,L端输出0.20.3 V的电压，属于低电平范围；当输入端为低电平0（0 V）时，晶体管截止，晶体管集电极-发射极间呈高阻状态，输出端L的电压近似等于电源电压。第 2 章逻 辑 门 电 路图 2.2 非门电路图与符号（a）DTL非门电路；（b）非门逻辑符号第 2 章逻 辑 门 电 路非门除用真值表和逻辑表达式外，还可用如图2.3所示的波形图（又称为时序图）来描述。波形图既能直观地描述各输入与输出变量在某一时刻的对应关系，又能描述每个信号
9、的变化趋势。第 2 章逻 辑 门 电 路图 2.3 非门波形图第 2 章逻 辑 门 电 路2.1.2 与门与门图2.4所示为双输入单输出DTL与门电路及与门逻辑符号。在图2.4(a)中，当输入端A与B同时为高电平1(+5 V)时，二极管VD1、VD2均截止，R中没有电流，其上的电压降为0 V，输出端L为高电平1（+5 V）；当A、B中的任何一端为低电平0（0 V）或A、B端同时为低电平0时，二极管VD1、VD2的导通使输出端L为低电平0(0.7 V)。第 2 章逻 辑 门 电 路图 2.4 双输入端与门（a）DTL 与门电路；（b）与门逻辑符号第 2 章逻 辑 门 电 路任何能够实现“与”逻辑
10、关系(L=AB)的电路均称为“与门”。图2.5为描述双输入端与门输入与输出信号之间逻辑关系的波形图。第 2 章逻 辑 门 电 路图2.5 双输入端与门波形图第 2 章逻 辑 门 电 路2.1.3 或门或门图2.6所示为双输入单输出DTL或门电路及或门逻辑符号。当输入端A或B中的任何一端为高电平1（+5 V）时，输出端L一定为高电平（+4.3 V）；当输入端同时为高电平1时，输出端也为高电平；当输入端A和B同时为低电平0（0 V）时，输出端L一定为低电平0。第 2 章逻 辑 门 电 路图 2.6 双输入端或门（a）DTL 或门电路；（b）或门逻辑符号第 2 章逻 辑 门 电 路只要输入端中的任意
11、一端为高电平，输出端就一定为高电平，只有当输入端均为低电平时，输出端才为低电平，即输入与输出信号状态满足“或”逻辑关系。任何能够实现“或”逻辑关系(L=A+B)的电路均称为“或门”。图2.7为描述双输入端或门输入与输出信号之间逻辑关系的波形。第 2 章逻 辑 门 电 路图 2.7 双输入端或门波形图第 2 章逻 辑 门 电 路2.1.4 其他常用门电路其他常用门电路1.与非门图2.8所示为双输入单输出DTL与非门电路及其逻辑符号。当输入端A或B中的任何一端为低电平0（0 V）时，所接二极管VD1或VD2导通，晶体管V1的基极电压为0.7 V（小于1.4 V），晶体管V1截止，晶体管V2也截止，
12、输出端L为高电平（+5 V）。第 2 章逻 辑 门 电 路当输入端同时为低电平0（0V）时，输出端同样也为高电平（+5 V）；当输入端A和B同时为高电平（+5 V）时，所接二极管VD1和VD2截止，晶体管V1、V2均导通，输出端L为低电平0（+0.3 V）。第 2 章逻 辑 门 电 路图 2.8 双输入端与非门（a）DTL 与非门电路;（b）与非门逻辑符号第 2 章逻 辑 门 电 路图2.9为描述双输入与非门输入与输出信号之间逻辑关系的波形图。图2.9 双输入端与非门波形图第 2 章逻 辑 门 电 路其他常用门电路也可以由基本门电路“非门”、“与门”、“或门”间接构成。例如，在一个与门的输出端
13、连接一个非门就构成了“与非门”，如图2.10所示。通常我们将由逻辑符号表示的逻辑电路称为“逻辑图”。图2.10 由与门和非门构成的与非门第 2 章逻 辑 门 电 路2.或非门能够实现“或非”逻辑关系(L=A+B)的电路均称为“或非门”。在一个或门的输出端连接一个非门就构成了“或非门”，如图2.11所示。图2.12为描述或非门输入与输出信号之间逻辑关系的波形图。第 2 章逻 辑 门 电 路图 2.11 由或门和非门构成的或非门（a）或非门;（b）或非门逻辑符号第 2 章逻 辑 门 电 路图 2.12 双输入端或非门波形图第 2 章逻 辑 门 电 路3.异或门任何能够实现“异或”逻辑关系(L=AB
14、+AB=A B)的电路均称为“异或门”。异或门可由非门、与门和或门组合而成，如图2.13（a）所示。当输入端A、B的电平状态互为相反时，输出端L一定为高电平；当输入端A、B的电平状态相同时,输出L一定为低电平。图2.13（b）为异或门的逻辑符号。第 2 章逻 辑 门 电 路图 2.13 异或门（a）异或门逻辑图;（b）异或门逻辑符号第 2 章逻 辑 门 电 路图2.14为描述异或门输入与输出信号之间逻辑关系的波形图。图 2.14 双输入端异或门波形图第 2 章逻 辑 门 电 路4.同或门任何能够实现“同或”逻辑关系(L=AB+AB=AB)的电路均称为“同或门”。由非门、与门和或门组合而成的同或
15、门及逻辑符号如图2.15所示。当输入端A、B的电平状态互为相反时，输出端L一定为低电平；而当输入端A、B的电平状态相同时，输出端L一定为高电平。第 2 章逻 辑 门 电 路图 2.15 同或门（a）同或门逻辑图;(b）同或门逻辑符号第 2 章逻 辑 门 电 路图2.16为描述同或门输入与输出信号之间逻辑关系的波形图。图 2.16 双输入端同或门波形图第 2 章逻 辑 门 电 路 2.2 不同系列门电路不同系列门电路2.2.1 TTL系列门电路系列门电路TTL门电路只能制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。标准TTL与非门如图2.17所示。第 2 章
16、逻 辑 门 电 路图 2.17 标准TTL与非门第 2 章逻 辑 门 电 路若图2.17中的一个发射极或3个发射极都接低电平（A、B、C接地），多发射极晶体管V1一定工作在饱和导通状态，其集电极电位约为0.2 V，晶体管V2必定截止，使V3饱和导通，而V4截止，输出端L为高电平。第 2 章逻 辑 门 电 路若3个发射极都接高电平（A、B、C都接+5 V）时，V1的bc结处于正向偏置而导通，从而使晶体管V2饱和导通，晶体管V4饱和导通，b4点的电位约为0.7 V。晶体管V2饱和压降约为0.2 V，故b3点的电位约为0.9 V，因此晶体管V3截止，L端输出低电平（0.2 V）。第 2 章逻 辑 门
17、 电 路图2.18是TTL与非门74LS00集成电路示意图，它包括四个双输入与非门。此类电路多数采用双列直插式封装。在封装表面上都有一个小豁口，用来标识管脚的排列顺序。第 2 章逻 辑 门 电 路图 2.18 TTL系列74LS00四二输入与非门第 2 章逻 辑 门 电 路2.2.2 MOS系列门电路系列门电路MOS系列的门电路，若采用P沟道增强型MOS场效应晶体管作为电路元件，则称为PMOS电路；若采用N沟道增强型MOS场效应晶体管作为电路元件，则称为NMOS电路；若电路中既采用P沟道增强型MOS场效应晶体管又采用N沟道增强型MOS场效应晶体管，构成互补对称电路，则称为CMOS电路。图2.1
18、9所示为CMOS非门电路。第 2 章逻 辑 门 电 路图 2.19 CMOS非门电路第 2 章逻 辑 门 电 路CMOS非门电路总是一个晶体管截止，而另一个晶体管导通，在此状态下电源几乎不提供电流，只是在从一个状态转换到另一个状态的瞬间，两个晶体管同时处于微弱导通状态，电压源才供给很小的电流，所以CMOS门电路的功耗极小。图 2.20是由CMOS电路构成的与非门和或非门电路。第 2 章逻 辑 门 电 路图 2.20 CMOS门电路（a）CMOS与非门;（b）CMOS或非门第 2 章逻 辑 门 电 路 2.3 门电路综合应用门电路综合应用2.3.1 三选二电路三选二电路为提高报警信号的可靠性，防
19、止误报警，常在关键部位安置3个类型相同的危险报警器，如图2.21所示。设在危急情况下，报警信号A、B、C为高电平1；当输出状态L为高电平1时，设备应关机。第 2 章逻 辑 门 电 路图2.21 三选二电路示意图第 2 章逻 辑 门 电 路三选二电路的真值表如表2.2所示。第 2 章逻 辑 门 电 路根据该真值表，可确定标准“与或”表达式如下：用卡诺图法将其化简为最简“与或”表达式：由此表达式可确定三选二电路的逻辑图如图2.22所示。第 2 章逻 辑 门 电 路图 2.22 用与门和或门构成的三选二电路第 2 章逻 辑 门 电 路实际电路设计中多用与非门集成电路芯片。若用与非门来构成三选二逻辑电
20、路，应先用德摩根定理进行如下变换：其逻辑电路如图2.23所示。第 2 章逻 辑 门 电 路图 2.23 用与非门构成的三选二电路第 2 章逻 辑 门 电 路2.3.2 产品分类电路产品分类电路某产品出厂前，要检查4个重要参数A、B、C、D是否在允许的误差范围之内。分别使用4种数字测量装置对这4个参数进行测量。若所测参数在允许范围内，测量装置输出高电平1；若测得的参数超出了允许范围，测量装置输出低电平0。具体要求为：第 2 章逻 辑 门 电 路当所有4个参数都在允许范围内时，电路的输出端L1为1；当只有B超出允许范围时，输出端L2为1；当只有B和D超出允许误差范围时，输出端L3应为1；在所有其他
21、情况下，输出端L4为1，说明产品是废品。根据上述要求编制的真值表如表2.3所示。第 2 章逻 辑 门 电 路第 2 章逻 辑 门 电 路根据真值表可得下列表达式:因为所以第 2 章逻 辑 门 电 路以上各式可用与非形式表示为满足以上逻辑关系的产品分类电路如图 2.24 所示。第 2 章逻 辑 门 电 路图 2.24 产品分类电路第 2 章逻 辑 门 电 路2.3.3 门电路组成数字信号源门电路组成数字信号源图2.25是由两个与非门及电阻、电容组成的可变频率振荡器。图 2.25 可变频率TTL振荡器第 2 章逻 辑 门 电 路在该稳定状态下，电容又处于充放电状态，经过一段时间后又迅速翻转进入另一
22、个稳定状态，如此周而复始。振荡器各点的波形如图2.26所示。第 2 章逻 辑 门 电 路图 2.26 可变频率TTL振荡器各点波形第 2 章逻 辑 门 电 路改变电路的器件参数（C1、C2、Rf1、Rf2），输出波形的频率（周期）将随之改变。振荡周期的估算公式为（假设C1=C2=C，Rf1=Rf2=Rf）T1.3RfC第 2 章逻 辑 门 电 路图2.27是在图2.25电路基础上串联一个石英晶体而组成的固定频率振荡器。该电路的工作原理与图2.25的相同，但该电路的振荡频率是由石英晶体的固有振荡频率f0决定的，与电路中的外接电阻、电容的取值无关。第 2 章逻 辑 门 电 路图 2.27 固定频率
23、TTL振荡器第 2 章逻 辑 门 电 路2.3.4 门电路构成控制门门电路构成控制门图2.28（a）所示是由与门构成的开关控制电路。该电路可作为信号传送过程中的开关控制电路。A为输入变量，K为控制信号，L为输出变量。第 2 章逻 辑 门 电 路图 2.28 信号传送控制电路（a）与门控制电路；（b）或门控制电路第 2 章逻 辑 门 电 路当K为低电平时，与门被封锁，输入信号无法通过与门，与门输出L为低电平；当控制信号K为高电平时，与门解除封锁，输入信号可通过与门送至输出端。图2.28（b）是由或门构成的开关控制电路。对该电路，当控制信号K为低电平时有信号输出；当K为高电平时无信号输出。第 2
24、章逻 辑 门 电 路2.3.5 门电路组成单稳态触发电路门电路组成单稳态触发电路单稳态电路（或单稳态触发器）具有两个开关状态：一个是稳定状态；另一个是非稳定状态，也称为暂态。所谓稳定状态是指在加上馈电电压之后，单稳态触发器的输出端u0=1（或uO=0），而且该状态将一直保持下去，直到在输入控制信号的作用下，使触发器翻转到暂态为止。第 2 章逻 辑 门 电 路在暂态下，单稳态触发器的输出uO=0（或uO=1），该状态维持一段时间后将自动返回到稳定状态。暂态的维持时间由连接的阻容元件参数决定。图2.29（a）为微分型单稳态触发器的逻辑电路。第 2 章逻 辑 门 电 路图 2.29 微分型单稳态触发
25、器的逻辑电路及波形图第 2 章逻 辑 门 电 路电路中的C1、R1构成输入微分隔直电路，使输入触发信号经微分后变窄，同时隔断直流成分。R1要按门电路的“开门电阻”(保证与非门输出为额定低电平时所允许的输入电阻RI的最小值RON)取值，即R1RON(RON10 k)。C2、R2为定时元件，R2要按门电路的“关门电阻”（保证与非门输出为额定高电平90%时所允许的输入电阻RI的最大值ROFF）取值，即R2ROFF（ROFF2 k）。第 2 章逻 辑 门 电 路 无触发脉冲输入时，G2的输入为低电平，输出为高电平（关门状态），并反馈至G1输入端使G1输出低电平（开门状态）。电路处于稳定状态。第 2 章
26、逻 辑 门 电 路当输入端加入负触发脉冲时，G1的输入为低电平，输出为高电平（关门状态），通过C2耦合使G2门的输入为高电平，输出低电平（开门状态），反馈至G1门输入端，使G1门输出高电平。此时，电路处于暂稳状态。第 2 章逻 辑 门 电 路在暂稳状态下，G1门的输出端通过R2对C2充电，引起G2门输入端A的电位逐渐下降，若下降至低电平时，G2门的输出将变为高电平，使整个电路又回到原稳定状态。电容C2的充电时间即暂稳态时间，也称作输出脉冲宽度TW，其估算公式为TW0.85R2C2单稳态触发器的输出波形如图2.29（b）所示。该电路采用输入脉冲下降沿触发，也可设计成用上升沿触发。第 2 章逻 辑
27、 门 电 路上述单稳态电路是宽脉冲触发的微分型单稳态触发器，用门电路也可构成窄脉冲触发的微分型单稳态触发器。另外用门电路还能构成积分型单稳态触发器，如图2.30所示。在实际应用中常使用各种不同类型的集成单稳态触发器。第 2 章逻 辑 门 电 路图 2.30 积分型单稳态触发器及波形图第 2 章逻 辑 门 电 路图2.31所示是用单稳态触发器构成的定时控制脉冲电路及其波形图。它可用于移位电路、计数电路和存储电路中。图中,uI是由脉冲信号源输出的连续脉冲信号，uB是单稳态触发器的输入控制窄脉冲，uA是单稳态触发器输出的宽脉冲，uO是实际所需的输出脉冲。相邻两组脉冲群之间的时间间隔由单稳态触发器的暂
28、态时间Tn决定。每组脉冲群的脉冲个数由计数器的计数值决定。第 2 章逻 辑 门 电 路图 2.31 单稳态触发器实现定时控制脉冲电路及波形（a）定时控制脉冲电路;（b）波形图第 2 章逻 辑 门 电 路 2.4 常用常用IC门简介门简介2.4.1 TTL系列数字电路的分类及主要参数指标系列数字电路的分类及主要参数指标1.TTL系列数字电路分类TTL系列数字电路按集成度大小可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模的集成电路。按国家标准可分为CV54/74、CV54/74H、CV54/74S、CV54/74LS 4个系列。第 2 章逻 辑 门 电 路小规模集成电路的集成度比较
29、低，大多数是与门、或门、与非门、或非门、与或非门、反相器、三态门、锁存器、施密特触发器、单稳态触发器、多谐振荡器以及一些扩展门、缓冲器、驱动器等比较基本、简单、通用的数字逻辑单元电路。可以根据电路的设计需要，利用手册，选择合适的器件来构成所需的各种数字逻辑电路。第 2 章逻 辑 门 电 路中、大规模集成电路的集成度比较高，大多数是一些具有特定逻辑功能的逻辑电路。其中包括：加法器、累加器、乘法器、比较器、奇偶发生器/校验器、算术运算器、多（四、六、八）触发器、寄存器堆、时钟发生器、码制转换器、数据选择器/多路开关、译码器/分配器、显示译码器/驱动器、位片式处理器、异步计数器、同步计数器、A/D和
30、D/A转换器、随机存取器（RAM）、只读存储器ROM/PROM/EPROM/EEPROM）、处理机控制器和支持功能器件等。第 2 章逻 辑 门 电 路2.主要参数指标TTL系列数字电路有许多参数指标,例如，最大电源电压、电流、工作环境温度范围等。下面介绍一些与TTL集成电路电气特性有关的重要参数指标。（1）高电平输出电压UOH：2.73.4 V。第 2 章逻 辑 门 电 路（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流。若使用电流超过手册中的规定值时，会使输出高电平下降，严重时会破坏逻辑关系。IOH也表示电路的拉电流负载能力。第 2 章逻 辑 门 电 路（3）低电平输
31、出电压UOL：0.20.5 V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流（实际是从IC输出端流入）。超过此值会使输出低电平上升。IOL也表示电路的灌电流负载能力。（5）高电平输入电压UIH：一般为2 V，是指允许输入高电平的最小值。第 2 章逻 辑 门 电 路（6）高电平输入电流IIH：输入为高电平时的输入电流，即当前级输出为高电平时，本级输入电路作为前级负载时的拉电流。（7）低电平输入电压UIL：一般为0.8 V，是指允许输入的最大低电平值。（8）低电平输入电流IIL：输入为低电平时的输入电流，即当前级输出为低电平时，本级输入电路作为前级负载的灌电流。第 2 章逻
32、辑 门 电 路（9）输出短路电流IOS：输出端为高电平时，对地的短路电流。（10）电源电流：用来确定整个电路和供电电源的功率，随电路不同而不同。（11）传输延迟时间tPLH和tPHL：输出状态响应输入信号所需的时间。（12）时钟脉冲fmax：电路最大的工作频率，超过此频率IC将不能正常工作。第 2 章逻 辑 门 电 路在TTL数字集成电路的设计中，IOH和IOL反映了集成电路芯片的带负载能力。IIH和IIL则反映了芯片对前级集成电路的影响。当IIH或IIL超过前级的IOH或IOL值时，为保证正确的逻辑关系，需增加驱动芯片以提高IC的带负载能力。第 2 章逻 辑 门 电 路各种TTL集成电路的重
33、要电气特性及参数指标，都可以在TTL集成电路手册中查到。对于功能复杂的TTL集成电路，手册中还提供时序图（或波形图）、功能表（或真值表）以及引脚信号电平的要求等内容。熟练运用集成电路手册，掌握芯片各种描述方法的作用是正确使用各类TTL集成电路的必备条件。第 2 章逻 辑 门 电 路3.TTL与非门输入特性和输出特性在数字电路中，经常遇到TTL数字电路之间的相互连接和TTL数字电路与其他电路或负载的连接问题，因此对TTL数字集成电路的输入和输出的电气特性应当有较深入的了解，从而加深对TTL系列门电路特性参数的理解，更好地使用各种芯片。第 2 章逻 辑 门 电 路1）TTL与非门的输入特性 TTL
34、与非门的输入特性包括与非门的输入电压与输入电流之间的关系特性及输入端的负载特性。由于TTL数字集成电路制造工艺的一致性，只需分析多发射结中一个输入端的输入特性即可。第 2 章逻 辑 门 电 路 输入电压与输入电流之间的关系特性（输入伏安特性）图2.32所示为TTL与非门的输入伏安特性曲线及分析电路示意图。该特性描述了某一输入端电压与电流之间的关系。设其他输入端悬空或接正电源，输入电流的参考方向如图所示。第 2 章逻 辑 门 电 路图 2.32 TTL与非门的输入伏安特性曲线及分析电路（a）特性曲线;（b）分析电路第 2 章逻 辑 门 电 路输入电流的计算公式为当uI=0 V时，ube1=0.7
35、 V，晶体管V2截止,则第 2 章逻 辑 门 电 路当uI继续增大到1.4 V时，V2的发射结开始导通，使V1的发射结（等效二极管）截止。此时输入端只有很小的二极管反向漏电流流入。随着uI的继续增大，二极管反向电流基本不变。若将该电路作为前级电路的负载，此电流将成为前级输出高电平时的拉电流负载，用IIH表示，它是分析前级TTL（或其他电路）电路输出端拉电流负载能力的重要参数。第 2 章逻 辑 门 电 路 输入负载特性 在与非门输入端接入电阻RI时，所接电阻两端的电压将随阻值的不同而改变，两者的关系称为输入负载特性。图2.33所示为TTL与非门的输入负载特性曲线及分析电路。由图2.33（b）可知
36、：当RI=0 时，相当于uI=0 V，输入短路。若RI增大，uI也随之增大，这个关系只在uI1.4 V时才成立。第 2 章逻 辑 门 电 路图 2.33 TTL与非门的输入负载特性曲线及分析电路（a）输入特性曲线；(b）分析电路第 2 章逻 辑 门 电 路若RI继续增大，当uI1.4 V时，使V2饱和导通，uB1被钳位在2.1 V，此时再增大RI，uI也不会增大，如图2.33（a）所示，即uImax=1.4 V，相当于输入电压为高电平，与非门输出将为低电平。把保证与非门输出为额定低电平时所允许的输入电阻RI的最小值RON称为“开门电阻”。第 2 章逻 辑 门 电 路同理，把保证与非门输出为额定
37、高电平90%所允许的输入电阻RI的最大值ROFF称为“关门电阻”。在分析电路中，当RIROFF时，与非门输出高电平；当 RIRON 时，与非门输出低电平。第 2 章逻 辑 门 电 路2）TTL与非门的输出特性 输入为低电平、输出为高电平时的情况图2.34所示为输入低电平、输出高电平时的输出特性曲线和分析电路。在图2.17中，若与非门某一输入端为低电平，V2、V4管截止，V3管饱和导通，输出为高电平。输出电流只能流向负载。第 2 章逻 辑 门 电 路输出电压uOVCCuce3+iLR4。若iL增大，uO将下降。当iL增大到某个值时，将破坏V3管饱和导通的条件，使其进入放大状态，此时uO将继续下降
38、，甚至降为低电平，从而破坏了电路的逻辑关系。图中的电流方向为参考方向。第 2 章逻 辑 门 电 路图 2.34 输入低电平时的输出特性曲线及分析电路（a）输出特性曲线;（b）分析电路第 2 章逻 辑 门 电 路 输入为高电平、输出为低电平时的情况 图2.35为输入高电平、输出低电平时的特性曲线和分析电路。在图2.17中，若输入端均为高电平，V2、V4管将饱和导通，V3管截止，输出为低电平。负载电流将从V4管集电极流入，ic4=iL。饱和时，V4管ce间的电阻非常小，所以当负载电流iL增大时，输出电压uO上升比较缓慢，曲线比较平坦，如图2.35（a）所示。第 2 章逻 辑 门 电 路图 2.35
39、 输入高电平时的输出特性曲线及分析电路（a）输出特性曲线；（b）分析电路第 2 章逻 辑 门 电 路2.4.2 其他常用其他常用TTL门电路介绍门电路介绍1.集电极开路门电路（OC门）在实际应用中，有时要将n个门电路的输出端连接在一起，称为“并联应用”。图2.36是两个TTL与非门“并联应用”的示意图。第 2 章逻 辑 门 电 路图 2.36 与非门并联应用第 2 章逻 辑 门 电 路当与非门1的输出信号L1为高电平（L1=1）时，若与非门2的输出L2为低电平（L2=0），就会有很大的电流i经R4、V3、VD4流入V4管的集电极。电流i成为V3管的拉电流负载，同时也是V4管的灌电流负载。i过大
40、一方面会使L2输出的低电平状态受到破坏（使L2=1）；另一方面会使V3管烧坏。第 2 章逻 辑 门 电 路为了既满足门电路“并联应用”的逻辑要求，又不破坏输出端的逻辑状态且不损坏门电路，人们设计出集电极开路的TTL门电路，又称“OC门”。图2.37所示为集电极开路与非门的原理示意图及逻辑符号。第 2 章逻 辑 门 电 路图 2.37 集电极开路与非门的原理示意图及逻辑符号第 2 章逻 辑 门 电 路集电极开路的门电路有许多种，包括集电极开路的与门、非门、与非门、异或非门及其他种类的集成电路。“OC门”的逻辑表达式、真值表等描述方法和普通门电路完全一样，它们的主要区别是：“OC门”的输出管V4的
41、集电极处于开路状态，在具体应用时，必须外接集电极负载电阻RL。第 2 章逻 辑 门 电 路图2.38 “OC门”线与接线图第 2 章逻 辑 门 电 路如图2.38所示，由于外接电阻RL的功率相对较大，当输出端采用“并联”连接时，既能保证不会因输出电流i过大而烧坏器件，又能满足输出信号“与”的逻辑关系（当与非门G1输出高电平1，与非门G2输出低电平0时，L将被钳位在低电平0）。此种逻辑关系称为“线与”。图 2.38 所示电路的逻辑表达式为第 2 章逻 辑 门 电 路现在介绍OC门外接集电极电阻RL值的计算方法。如图2.39所示，有n个OC门的输出端“线与”，并接有m个与非门作为负载，每个与非门负
42、载有k个输入端。如图2.39（a）所示，当所有OC与非门输出端均为高电平UOH时，流过RL的电流应最小，用IRLmin表示。IOH表示OC与非门输出管V4的反向漏电流，则IRLmin=nIOH+mkIIH。第 2 章逻 辑 门 电 路为保证OC与非门输出电平不低于输出高电平的最小值UOHmin，必须使5 VIRLminRLUOHmin，则最大负载电阻第 2 章逻 辑 门 电 路如图2.39（b）所示，当OC与非门输出均为低电平UOL时，OC与非门电路的负载电流IIL将全部灌入OC与非门，用IRLmax表示（IRLmax=nIOLmkIIL）。若其中只有一个OC与非门输出端为低电平0，其他OC与
43、非门输出端为高电平1，那么线与的结果应为0。但输出端为低电平的OC与非门将承受最大灌电流，这是线与关系中最不利的情况。第 2 章逻 辑 门 电 路图2.39 “OC门”集电极电阻RL计算示意图（a）“OC”门输出高电平;（b）“OC”门输出低电平第 2 章逻 辑 门 电 路为了保证输出低电平不大于输出低电平的最大值UOLmax，必须使5 VIRLmaxRLUOLmax，则最小的负载电阻其中,IOLM为每个集电极开路与非门所允许的最大负载电流。第 2 章逻 辑 门 电 路2.三态门图2.40为三态与非门的原理示意图及逻辑符号。三态与非门比一般的与非门多了一个控制信号G。当G=1时，此电路和一个普
44、通的与非门电路完全相同(L=AB)；当G=0时，晶体管V3、V4均截止，输出端呈现高阻抗状态。第 2 章逻 辑 门 电 路图 2.40 三态与非门（a）原理图;（b）逻辑符号第 2 章逻 辑 门 电 路在逻辑符号的控制端有小圆圈，表示当控制端为低电平时与非门有效，输入和输出状态之间满足与非逻辑关系，若控制端为高电平，则输出端处于高阻状态，不受输入端状态的逻辑控制。若控制端无小圆圈，控制电平正好相反。三态门的真值表如表2.4所示。表中“”表示任意状态。第 2 章逻 辑 门 电 路第 2 章逻 辑 门 电 路在图2.41（a）中，当G=1时，G1门有效，G2门处于高阻状态；当G=0时，G2门有效，
45、G1门处于高阻状态。实际应用中G1门和G2门可以是具有三态门控制的各种芯片。通过三态门的控制信号G可实现数据的双向传输控制。在图2.41（b）中，当G=0时，G1门有效，G2门无效，信号A传输至B；当G=1时，G1门无效，G2门有效，信号B传输至A。实际应用中，可根据需要选择具有双向传输功能的集成电路。第 2 章逻 辑 门 电 路在总线结构的应用电路中，数据的传输必须通过分时操作来完成，即在不同时段实现不同电路与总线间的数据传输。图2.41（c）是带三态门的数据传输接口电路与总线连接示意图。通过控制信号G来控制哪一个接口电路可以向公共数据总线发送数据或接收数据。根据总线结构的特点,要求在某一时
46、段只能允许一个接口电路占用总线。通过各接口电路的控制信号G1Gi分时控制就能满足这一要求。第 2 章逻 辑 门 电 路图 2.41 三态门应用示意图（a）门电路选择;（b）数据双向传输;(c）总线结构第 2 章逻 辑 门 电 路3.驱动电路图2.42为集成驱动器74LS244的示意图，它由8个三态输出的缓冲/驱动电路构成，并分为两组，每组分别由三态允许控制端 ENA和 ENB控制。当 ENA和 ENB为低电平时，Y=A；当ENA和ENB为高电平时，输出端呈高阻状态。第 2 章逻 辑 门 电 路图 2.42 集成驱动器74LS244第 2 章逻 辑 门 电 路在表2.5中列出了74LS244八缓
47、冲/驱动器的主要参数与74LS00四二输入与非门的主要参数。通过比较可发现，两者的输入/输出电压及输入电流的参数基本相同，但74LS244的输出电流IOH和IOL增大了许多。第 2 章逻 辑 门 电 路第 2 章逻 辑 门 电 路实际中还有BCD输入的驱动器、OC门输出的驱动器、带译码器的驱动器等。74LS244也可以作为接收输入数据的控制电路。常用74系列TTL门电路如表2.6所示。表中标有“OC”的门电路是指输出端集电极开路的门电路。第 2 章逻 辑 门 电 路第 2 章逻 辑 门 电 路2.4.3 常用常用CMOS门电路介绍门电路介绍图2.19和图2.20所示是由CMOS电路构成的反相器
48、、与非门和或非门。由图可见，CMOS门电路与TTL门电路相比，除了结构及电路图不同外，它们的逻辑符号和逻辑表达式完全相同，且真值表（功能表）也完全相同。第 2 章逻 辑 门 电 路1.CMOS开关电路图2.43是由CMOS三态门构成的开关电路。当控制信号C=0时，C=1，传输门TG截止，相当于开关断开，输出端呈高阻状态；当C=1时，C=0，传输门TG导通，相当于开关闭合，使uO=uI。由于CMOS三态传输门TG 具有很低的导通电阻和很高的截止电阻，因而它很接近理想开关电路。第 2 章逻 辑 门 电 路图 2.43 CMOS开关电路第 2 章逻 辑 门 电 路2.CMOS双向三态驱动器图2.44
49、为CMOS三态门双向传输控制电路。当CMOS三态门G1或G2的控制端为高电平时，该门起传输作用，否则呈高阻状态。具体说就是：当C=1时，三态门G1接通，三态门G2处于高阻状态，信号D送至Q；当C=0时，三态门G2接通，三态门G1处于高阻状态，信号Q送至D。第 2 章逻 辑 门 电 路图 2.44 CMOS三态门双向传输控制电路第 2 章逻 辑 门 电 路（1）由于CMOS管的导通内阻比双极型晶体管的导通内阻大，所以CMOS电路的工作速度比TTL电路的工作速度低。（2）CMOS电路的输入阻抗很高，可达10 M以上，在频率不高的情况下，电路可以驱动的CMOS电路多于TTL电路。第 2 章逻 辑 门
50、 电 路（3）允许CMOS电路的电源电压的变化范围较大，约为515V，所以其输出高、低电平的摆幅较大。与TTL电路相比，该电路的抗干扰能力更强，噪音容限可达30%VDD（VDD为电源电压）。（4）由于CMOS管工作时总是一管导通，另一管截止，使其几乎不从电源汲取电流，因此CMOS电路的功耗比TTL电路小。第 2 章逻 辑 门 电 路（5）因CMOS集成电路的功耗小，其内部发热量小，所以CMOS电路的集成度要比TTL电路高。（6）CMOS集成电路的温度稳定性好，抗辐射能力强，适合在特殊环境下工作。（7）由于CMOS电路的输入阻抗高，容易受静电感应而被击穿，所以在其内部一般都设置了保护电路。第 2
