1、第2章 逻辑代数基础第2章 逻辑代数基础2.1 基本逻辑运算2.2 常用复合逻辑2.3 集成逻辑门2.4 逻辑代数的基本定理与基本规则2.5 逻辑函数的数学表达式2.6 逻辑函数的化简2.7 本章小结2.8 例题精选2.9 自我检测题第2章 逻辑代数基础逻辑运算是逻辑思维和逻辑推理的数学描述。反映事物逻辑关系的变量称为逻辑变量。一般用英文大写字母A，B，C，表示。例如，“开关A断开”，“电灯F亮”等均为逻辑变量，可分别将其记作A，F。2.1 基本逻辑运算基本逻辑运算第2章 逻辑代数基础逻辑变量的取值只能取逻辑0或逻辑1，代表两种对立的逻辑状态，与普通代数在本质上是不同的，既没有数值含义，也没有
2、大小之分。逻辑变量的具体含义视具体的研究对象人为确定。此外，本书采用正逻辑，即高电平对应逻辑1，低电平对应逻辑0。如果以逻辑变量作为输入，以运算结果作为输出，那么当输入变量的取值确定之后，输出的取值便随之而定。因此，输出与输入是一种函数关系。这种函数关系称为逻辑函数，写作Y=F(A，B，C，)第2章 逻辑代数基础2.1.1 与逻辑与逻辑(与运算、逻辑乘与运算、逻辑乘)只有决定事物结果的全部条件同时具备时，结果才会发生，这种因果关系称为逻辑与(或逻辑乘)。例如图2.1.1的电路中，只有当开关A和B全部闭合时，灯泡F才会亮。第2章 逻辑代数基础图 2.1.1 与逻辑电路图第2章 逻辑代数基础为了全
3、面地描述事物的逻辑关系，通常把各种条件和结果(即输入和输出)的对应关系经过状态赋值后用数字符号表示成表格的方式，称之为真值表。表2.1.1(a)为图2.1.1所示电路对应的真值表，这里输入量A、B的高低电平对应开关的闭合与断开，输出量F的高低电平代表灯泡的亮与不亮。表2.1.1(b)是用二值逻辑0和1表示开关的通、断。第2章 逻辑代数基础表表2.1.1 与逻辑的真值表与逻辑的真值表第2章 逻辑代数基础由表2.1.1可知，上述因果关系属于与逻辑。其逻辑函数为:F=AB(2.1.1)这里“”代表与运算符号，读作“与”，书写中也可以直接省略掉。实现“与运算”的电路叫“与门”，其逻辑符号如图2.1.2
4、所示，其中图(a)是我国常用的传统符号，图(b)为国外流行符号，图(c)为国家标准符号。第2章 逻辑代数基础图 2.1.2 与门的逻辑符号第2章 逻辑代数基础2.1.2 或逻辑或逻辑(或运算、逻辑加或运算、逻辑加)决定事物结果的若干条件中，只要有一个或一个以上的条件满足，结果就会发生，这种因果关系称为或逻辑(或逻辑加)。例如，图2.1.3的电路中，只要开关A和B中至少有一个闭合时，灯泡F就会亮。表2.1.2(a)、2.1.2(b)表示或逻辑的真值表。由表2.1.2可知，上述的因果关系属于或逻辑。其逻辑函数为:F=A+B(2.1.2)这里“+”代表或运算符号，读作“或”。第2章 逻辑代数基础图
5、2.1.3 或逻辑电路图第2章 逻辑代数基础表表2.1.2 或逻辑的真值表或逻辑的真值表第2章 逻辑代数基础实现“或运算”的电路叫或门，其逻辑符号如图2.1.4所示。其中图(a)是我国常用的传统符号，图(b)为国外流行符号，图(c)为国家标准符号。第2章 逻辑代数基础图 2.1.4 或门的逻辑符号第2章 逻辑代数基础2.1.3 非逻辑非逻辑(非运算、逻辑反非运算、逻辑反)决定事物结果的条件满足时，结果不发生;决定事物结果的条件不满足时，结果却发生了。这种因果关系称为逻辑非(或逻辑反)。例如，图2.1.5所示的电路中，开关A闭合时，灯泡F不亮;开关A断开时，灯泡F点亮。表2.1.3(a)、2.1
6、.3(b)表示非逻辑的真值表。第2章 逻辑代数基础图 2.1.5 非逻辑电路图第2章 逻辑代数基础表表2.1.3 非逻辑真值表非逻辑真值表第2章 逻辑代数基础由表2.1.3的真值表可知，上述的因果关系属于非逻辑。其逻辑函数为:(2.1.3)这里“”代表求反的运算符号，读作“非”或“反”。完成“非运算”的电路叫非门或者叫反相器，其逻辑符号如图2.1.6所示。其中图(a)是我国常用的传统符号，图(b)为国外流行符号，图(c)为国家标准符号。第2章 逻辑代数基础图 2.1.6 非门的逻辑符号第2章 逻辑代数基础2.2.1 “与非与非”逻辑逻辑“与非”逻辑是将与的结果取反。其逻辑表达式为:(2.2.1
7、)实现“与非”逻辑运算的电路叫“与非门”。其逻辑符号如图2.2.1所示。2.2 常用复合逻辑常用复合逻辑 第2章 逻辑代数基础图 2.2.1 与非门的逻辑符号(a)常用符号;(b)国外流行符号;(c)国标符号第2章 逻辑代数基础2.2.2 “或非或非”逻辑逻辑 “或非”逻辑是将或的结果取反。其逻辑表达式为:(2.2.2)实现“或非”逻辑运算的电路叫“或非门”。其逻辑符号如图2.2.2所示。第2章 逻辑代数基础图 2.2.2 或非门的逻辑符号(a)常用符号;(b)国外流行符号;(c)国标符号第2章 逻辑代数基础2.2.3 “与或非与或非”逻辑逻辑“与或非”逻辑是先“与”再“或”最后“非”。其逻辑
8、表达式为:(2.2.3)实现“与或非”逻辑运算的电路叫“与或非门”。其逻辑符号如图2.2.3所示。第2章 逻辑代数基础图 2.2.3 与或非门的逻辑符号(a)常用符号;(b)国外流行符号;(c)国标符号第2章 逻辑代数基础2.2.4 “异或异或”逻辑及逻辑及“同或同或”逻辑逻辑1.“异或异或”逻辑逻辑若输入变量A、B的取值不同，则输出变量F为1;若A、B的取值相同，则F为0。这种逻辑关系称为“异或”逻辑。其逻辑表达式为:(2.2.4)读作“F等于A异或B”。实现“异或”运算的电路叫“异或门”。其逻辑符号如图2.2.4所示。第2章 逻辑代数基础图 2.2.4 异或门的逻辑符号(a)常用符号;(b
9、)国外流行符号;(c)国标符号第2章 逻辑代数基础2.“同或同或”逻辑逻辑若两个输入变量A、B取值相同，则输出变量F为1;若A、B取值不同，则F为0。这种逻辑关系称为“同或”逻辑。其逻辑表达式为:(2.2.5)实现“同或”运算的电路叫“同或门”。其逻辑符号如图2.2.5所示。第2章 逻辑代数基础图 2.2.5 同或门的逻辑符号(a)常用符号;(b)国外流行符号;(c)国标符号第2章 逻辑代数基础2.3.1 BJT集成逻辑门集成逻辑门1.TTL与非门与非门1)电路结构图2.3.1(a)是一个小规模双输入TTL与非门集成电路原理图。2.3 集集 成成 逻逻 辑辑 门门第2章 逻辑代数基础它包括输入
10、级、中间级和输出级三个部分。输入级由多发射极晶体管V1和电阻R1组成，如果把集电结看成是一个二极管，而把发射结看成是与之背靠背的两个二极管，显然，V1管就类似于二极管的与门电路，两个发射极A、B对应与非门的两个输入端，其等效电路如图2.3.1(b)所示。中间级由晶体管V2和R2、R3组成，从V2的集电极和发射极分别输出一对相位相反的信号，作为V4和V3的驱动信号。输出级部分包括VD、V3、V4，其中VD、V4作为输出管V3的集电极有源负载，Y为输出端。电路采用+5 V电源供电，设输入信号低电平UIL=0.3 V，高电平UIH=3.6 V。第2章 逻辑代数基础图 2.3.1 典型的TTL与非门电
11、路(a)电路原理图;(b)多射极晶体管的等效电路图第2章 逻辑代数基础2)功能分析 (1)当A、B两端有一个输入为0.3 V低电平时，V1的发射结导通，其基极电压等于输入低电压加上发射结正向压降。V2和V3截止，V4和VD导通，输出为高电平。实现了“输入有低，输出为高”的逻辑关系。第2章 逻辑代数基础 (2)当A、B两端均输入高电平时，V1处于倒置工作状态，即V1的集电极变为发射极，发射极变为集电极，V2、V3饱和导通，输出为低电平，即Uo UCES5 0.3 V。此时，Uc2=UCES2+UB3=(0.3+0.7)V=1.0 V=UB4，这样作用于V4和VD的串联支路的电压等于Uc2Uo=(
12、1.00.3)V=0.7 V，使得V4和VD均截止。此时，电路实现了“输入全高，输出为低”的逻辑关系。第2章 逻辑代数基础综上所述，当输入端至少有一端接低电平(0.3 V)时，输出为高电平(3.6 V);当输入端全部接高电平(3.6 V)时，输出为低电平(0.3 V)。由此可见，该电路的输出和输入之间满足“与非”逻辑关系:第2章 逻辑代数基础3)TTL 与非门电路的电压传输特性电压传输特性是指门电路输出电压uo随输入电压ui变化的特性，通常用电压传输特性曲线来表示，如图2.3.2所示。第2章 逻辑代数基础图中，曲线AB段为截止区，此段中A和B输入端的输入信号至少有一个小于0.6 V，V1导通，
13、V2截止，Uo 3.4 V。BC段为线性区，此段中A和B输入端的输入信号在 0.71.3 V 之间，V1倒置，V2导通，电路工作在线性放大区，V3仍截止。随着输入信号的进一步升高，Uc2及Uo均会下降。CD段为转折区，此段中，A和B输入端的输入信号大于1.4 V，V2、V3同时导通，V4截止，输出电位Uo迅速下降为低电平，转折区中点对应的输入电压为TTL电路的门槛电压或阈值电压，用UTH表示。DE段为饱和区，此段中，Ui升高时，Uo不再变化。第2章 逻辑代数基础此外，TTL电路中还定义在保证输出至少为额定高电平的90%时，允许的最大输入低电平值称为关门电平UOFF。在图2.3.2中，UOFF
14、1.1 V。UOFF的典型值为1 V，一般要求UOFF0.8 V。此外，还定义在保证输出为低电平时，所允许的最小输入高电平值称为开门电平UON。UON的典型值为1.5 V，一般要求UON 1.8 V。第2章 逻辑代数基础图 2.3.2 基本TTL与非门的电压传输特性曲线第2章 逻辑代数基础结合电压传输特性，这里列出TTL与非门的几个主要参数。(1)输出高电平UOH和输出低电平UOL。UOH是对应于AB段的输出电压值;UOL是对应于DE段的输出电压值，二者均在额定负载下进行测量。对于通用的TTL与非门电路，往往要求UOH2.4 V，UOL0.4 V。(2)扇入系数NI。扇入系数是门电路的输入端数
15、。一般NI5，最多不超过8。当需要的输入端数超过NI时，可以用与扩展器来实现。第2章 逻辑代数基础图 2.3.3 TTL门电路传输延迟波形图第2章 逻辑代数基础(3)扇出系数NO。扇出系数NO是指一个与非门能带同类门的最大数目，它表示与非门的带负载能力。一般TTL与非门的扇出系数为10。(4)平均传输延迟时间tpd。在与非门输入端加上一个脉冲电压，其输出电压将在时间上产生一定的延迟，如图2.3.3所示。第2章 逻辑代数基础从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间称为上升延迟时间tpHL;从输入脉冲下降沿的50%处起到输出脉冲上升沿的50%处的时间称为下降延迟时间tpLH。平
16、均传输延迟时间定义为(2.3.1)tpd是衡量门电路工作速度的重要指标。该值愈小，说明电路允许工作速度愈高。TTL电路的tpd 40 ns。第2章 逻辑代数基础(5)输入高电平电流IIH和输入低电平电流IIL。当某一输入端接高电平、其余端接低电平时，流入该输入端的电流称为输入高电平电流;当某一输入端接低电平、其余端接高电平时，从该输入端流出的电流称为输入低电平电流。(6)输入高电平UIH和输入低电平UIL。一般取UIH2 V，UIL0.8 V。第2章 逻辑代数基础2.OC门门(集电极开路门集电极开路门)TTL门电路的输出电阻一般都很低(几欧姆至几十欧姆)。因此不能把两个或两个以上的TTL门电路
17、的输出端直接并接在一起。因为假如一个TTL门输出高电平，而另外一个TTL门输出低电平，将有较大的电流从截止门流向导通门，参考图2.3.4，这个较大的电流会抬高导通门输出的低电平，破坏电路的逻辑功能，甚至可能会将导通门烧毁。第2章 逻辑代数基础图 2.3.4 两个TTL门输出端并联情况第2章 逻辑代数基础集电极开路与非门电路可以实现输出端的直接并联。它的门电路和逻辑符号如图2.3.5所示。与普通TTL与非门电路相比，取消了V4、R4、VD构成的射极输出器，并使V3的集电极悬空，OC门工作时需要外接电阻和电源。第2章 逻辑代数基础图 2.3.5 OC门电路(a)电路;(b)逻辑符号第2章 逻辑代数
18、基础OC门的特点是可以实现几个与非门的线与。如图2.3.6所示，只要任何一个OC门的输出管V导通，都将使输出F为低电平;只有全部OC门的输出管V截止时，输出才可能为高电平。第2章 逻辑代数基础图 2.3.6 多个OC门并联(a)线与逻辑电路;(b)等效逻辑图第2章 逻辑代数基础3.TS门门(三态门三态门)三态门(ThreeState Output Gate，TS门)是在普通门电路的基础上增加控制电路而构成的。与普通门电路不同，普通门电路的输出只有高电平或低电平两种状态，即“1”或“0”状态，而三态门输出有三种状态，即高电平、低电平和高阻态，其中高阻态也叫悬浮态，亦称开路状态或禁止状态。第2章
19、逻辑代数基础图2.3.7(a)是一个由高电平控制的三态与非门电路。电路中，EN为控制端，A、B为输入端。显然，电路中P点的电位决定了电路的工作状态。P点为低电平时，V1、V2、V4、V5都截止，输出端表现为高阻状态。即与非门输出端将呈现极大的电阻状态，此时，三态门输出端就像一根悬空的导线，其电压值可浮动在05 V的任意值上。当P点为高电平时，打开了V1和V4，电路工作在正常的与非门状态，即EN=1时，允许与非门正常工作;EN=0时，禁止与非门工作，该三态门控制端高电平有效。第2章 逻辑代数基础图 2.3.7 高电平控制的三态与非门电路及图形符(a)电路;(b)逻辑符号第2章 逻辑代数基础三态门
20、除了有控制端高电平有效的电路之外，还有由低电平控制的三态与非门电路。即EN=0时，允许与非门正常工作;EN=1时，禁止与非门工作。与OC门一样，电路中有各种具有不同逻辑功能的三态门，如三态与门、三态非门等。第2章 逻辑代数基础值得注意的是:当三态门与其他电路相连，其输出端处于高阻态时，该门电路表面上仍与整个电路系统相连，但实际上对整个电路系统而言，它是浮空的，如同没把它接入一样。利用三态门的这种性质，可以方便地实现开关电路、双向信息的传输以及实现不同设备与总线之间的连接控制，这在计算机系统中尤为重要。TTL产品中除与非门外，还有或非门、与或非门、与门、或门、异或门等。第2章 逻辑代数基础2.3
21、.2 MOS集成逻辑门集成逻辑门 在半导体集成电路中，除了采用双极型晶体管来构成集成电路外，还可采用单极型晶体管，即场效应晶体管来构成集成电路。场效应晶体管分为结型场效应晶体管和绝缘栅型场效应晶体管两种类型。应用最多的是绝缘栅型场效应晶体管，简称MOS管。按其沟道中载流子的性质，MOS管可分为N沟道MOS管和P沟道MOS管两类，简称NMOS管和PMOS管。如果让MOS管只在截止区和饱和区工作，就可以将MOS管作为开关器件使用。MOS集成门电路是以MOS 管作为开关器件，将具有一定逻辑功能的电路集成在一块芯片上而构成的集成电路，它具有电压控制、功耗低、抗干扰能力强、电路简单、集成度高等优点，在数
22、字电路中得到广泛的应用。第2章 逻辑代数基础MOS系统门电路通常有PMOS、NMOS和CMOS三种，其中CMOS是目前使用最多的一种。CMOS是将PMOS管和NMOS管按互补对称的形式构成的门电路，故CMOS电路是一种互补对称的MOS电路。同双极型集成逻辑门电路一样，采用MOS器件也可以制造成各种各样的集成逻辑门电路，如与门、或门、与非门、或非门、异或门和三态门等。就逻辑功能而言，它们与TTL门电路并无区别，符号表示也完全相同。本节重点介绍CMOS 集成门电路。第2章 逻辑代数基础1.CMOS反相门反相门(CMOS非门非门)CMOS反相器的电路图如图2.3.8所示。V1和V2形成互补对称结构，
23、其中V1采用NMOS管(N沟道增强型)，V2采用PMOS管(P沟道增强型)。两管制作在同一块基片上，它们的栅极连在一起形成输入端A，漏极连在一起形成输出端Y，衬底都与各自的源极相连。为了使电路正常工作，要求电源电压大于两个管子开启电压的绝对值之和，即UDD=|UGS(th)1|+|UGS(th)2|，其中UGS(th)1为NMOS管的开启电压，为正值;UGS(th)2为PMOS管的开启电压，为负值。第2章 逻辑代数基础图 2.3.8 CMOS门反相器电路第2章 逻辑代数基础当输入端A为高电平(约为UDD)时，V1导通，V2截止，此时V2对应的等效电阻远大于V1的导通电阻，因此电源电压UDD主要
24、降在V2上，输出端为低电平(约为0 V);当输入端A为低电平(约为0 V)时，V1截止，V2导通，电源电压UDD主要降在V1上，故输出为高电平(约为UDD)。可见，该电路完成了反相功能，实现了逻辑非运算。第2章 逻辑代数基础2.CMOS与非门与非门 两输入的CMOS与非门电路如图2.3.9所示。V1和V2采用NMOS管(N沟道增强型)，它们在结构上串联。第2章 逻辑代数基础图 2.3.9 CMOS与非门电路第2章 逻辑代数基础V3和V4采用并联的PMOS管(P沟道增强型)。负载管整体与驱动管串联。V1和V3的栅极连在一起形成输入端A，V2和V4的栅极连在一起形成输入端B。当输入端A、B同时为高
25、电平时，V1、V2均导通，呈现低阻;V3、V4均截止，电阻很高。此时，电源电压UDD主要降落在两个负载管上，输出低电平。当输入A、B中至少有一个为低电平时，则与输入端相串联的V1或V2管截止，相应的V3或V4处于导通状态，此时，电源电压UDD主要降落在串联的驱动管上，输出高电平。可见，该电路实现了与非的逻辑功能。第2章 逻辑代数基础3.CMOS 或非门电路或非门电路 两输入的CMOS 或非门的电路如图2.3.10所示。V1和V2采用互相并联NMOS管(N沟道增强型)，V3和V4采用互相串联的PMOS管(P沟道增强型)。V2和V4的栅极分别对应两个输入端A、B。不难看出，当输入端A、B中至少有一
26、个为高电平时，输出端为低电平。只有当输入端全为低电平时，输出端才为高电平，实现了或非的逻辑功能。第2章 逻辑代数基础图 2.3.10 CMOS或非门电路第2章 逻辑代数基础利用与非门、或非门、非门，可以构成与门、或门、与或非门、异或门、同或门等。与TTL电路相比，CMOS电路具有功耗低、抗干扰能力强、电源电压适用范围宽和扇出能力强等优点;而与TTL电路相比，CMOS电路又具有延迟时间短、工作频率高、带负载能力强等特点。实际工作中，应根据电路的要求及门电路的特点进行选用。第2章 逻辑代数基础在逻辑代数中，根据与、或、非三种基本运算可以推出有关逻辑代数的一些基本公式，如表2.4.1所示。2.4 逻
27、辑代数的基本定理与基本规则逻辑代数的基本定理与基本规则第2章 逻辑代数基础表表2.4.1 基本公理基本公理第2章 逻辑代数基础表2.4.1各式的证明，最基本有效的方法就是列真值表，检验等式两边函数对应的真值表是否一致，若相同，则公式成立。例如，证明分配律A+BC=(A+B)(A+C)。真值表如表2.4.2所示。由表中可知A+BC=(A+B)(A+C)。第2章 逻辑代数基础表表2.4.2 证明分配律的真值表证明分配律的真值表第2章 逻辑代数基础2.4.2 逻辑代数的基本定理逻辑代数的基本定理 利用前面介绍的基本公式，可以导出一些比较常用公式。如表2.4.3所示列出了几个基本定理。灵活运用这些公式
28、可以给逻辑函数的化简和变换带来很大的方便。第2章 逻辑代数基础表表2.4.3 若干基本定理若干基本定理第2章 逻辑代数基础下面证明表2.4.3的各式:(1)式(21)A+AB=A证明:A+AB=A(1+B)=A1=A(2)式(22)证明:(3)式(23)证明:(4)式(24)A(A+B)=A证明:A(A+B)=AA+AB=A+AB=A(1+B)=A1=A第2章 逻辑代数基础(5)式(25)证明:同理，可进一步推导出:第2章 逻辑代数基础(6)式(26)证明:从上面的证明可以看出:上述这些基本定理都是从基本公式推导出的结果。当然还可以推导出更多的基本定理。第2章 逻辑代数基础2.4.3 逻辑代数
29、的基本规则逻辑代数的基本规则逻辑代数中有三个基本规则，掌握这些法则后，可以将原有的公式加以扩展或推出一些新的运算公式。1.代入规则代入规则逻辑等式中的任何变量A，都可用另一函数Z代替，等式仍然成立。例如:A+BC=(A+B)(A+C)A+B(CD)=(A+B)(A+CD)=(A+B)(A+C)(A+D)第2章 逻辑代数基础2.对偶规则对偶规则对于任意一个逻辑表达式F，如果将其中的“+”换成“”，“”换成“+”，“1”换成“0”，“0”换成“1”，并保持原先的逻辑优先级，变量不变，两变量以上的非号不动，则可得原函数F的对偶式FD，且F和FD互为对偶式。注意，在求对偶式时，为保持原式的逻辑优先关系
30、，应正确使用括号，否则就要发生错误。例如:若，则;若，则。第2章 逻辑代数基础3.反演规则反演规则对于任意一个逻辑函数式F，如果将其表达式中所有的算符“”换成“+”，“+”换成“”，常量“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。称为原函数F的反函数。例如:若，则；若，则。第2章 逻辑代数基础2.5.1 逻辑函数的基本表达式逻辑函数的基本表达式从前面阐述过的各种逻辑关系中可以看出，任何一件具体的因果关系都可以用一个逻辑函数来描述。例如，图2.5.1所示是一个面试考核电路，即招聘面试现场有三名面试考核官，其中一名为主考官，另外两名为协考官。只有当主
31、考官和至少一名协考官认可时，应聘者才有资格进入下一轮考核。可以用一个逻辑函数描述它的逻辑功能。2.5 逻辑函数的数学表达式逻辑函数的数学表达式第2章 逻辑代数基础图 2.5.1 面试考核电路第2章 逻辑代数基础设A、B、C分别代表主考官和两名协考官，1表示认可应聘者，0表示不认可应聘者;Y代表面试结果，1表示通过，0表示被拒绝。Y是开关A、B、C的二值逻辑函数，即 Y=F(A，B，C)第2章 逻辑代数基础1.逻辑真值表逻辑真值表将输入变量所有的取值所对应的输出值找出来，列成表格，即可得到真值表。以图2.5.1 所示的面试考核电路为例，根据电路的工作原理不难看出，只有当A=1，并且同时B、C至少
32、有一个为1时，Y才等于1，于是列出图2.5.1所示电路的真值表，见表2.5.1。第2章 逻辑代数基础表表2.5.1 图图2.5.1所示电路的真值表所示电路的真值表第2章 逻辑代数基础2.逻辑函数式逻辑函数式将输入与输出之间的逻辑关系用与、或、非等运算的组合式表示(即逻辑代数式)，就得到了所需的逻辑函数式。在图2.5.1所示的电路中，根据对电路功能的要求和与、或的逻辑定义，“B、C至少有一个合上”可以表示为(B+C)，“同时还要求合上A”，则应写作A(B+C)。因此得到输出的逻辑函数式为Y=A(B+C)第2章 逻辑代数基础3.逻辑图逻辑图将逻辑函数式中各变量的与、或、非等逻辑关系用图形符号表示出
33、来，就可以画出表示函数关系的逻辑图。为了画出表示图2.5.1电路功能的逻辑图，只要用逻辑运算的图形符号代替函数式中的代数运算符号便可得到图2.5.2所示的逻辑图。第2章 逻辑代数基础图 2.5.2 表示图2.5.1电路逻辑功能的逻辑图第2章 逻辑代数基础4.波形图波形图如果将逻辑函数输入变量所有可能出现的取值与对应的输出值按时间顺序依次排列起来，就得到了表示该逻辑函数的波形图。在逻辑分析仪和一些计算机仿真工具中，经常以波形图的形式给出分析结果。如果用波形图来描述图2.5.1的逻辑函数，则只需将表2.5.1给出的输入变量与对应的输出变量取值依时间顺序排列起来，就可以得到所要的波形图了，如图2.5
34、.3所示。第2章 逻辑代数基础图 2.5.3 表示图2.5.1电路逻辑功能的波形图第2章 逻辑代数基础2.5.2 逻辑函数的标准形式逻辑函数的标准形式最小项最小项1.定义定义 对于n变量的逻辑函数，若m为包含n个因子的乘积项，而且每一个变量都以原变量或反变量的形式在m中出现且仅出现一次，则称m是这n个变量的一个最小项。对于n变量的逻辑函数，由于每个变量都有原变量和反变量两种形式，因而共有2n个最小项。例如，两个变量A、B有四个最小项;三个变量A、B、C有八个最小项。第2章 逻辑代数基础全部由最小项相加而成的函数表达式称为最小项表达式，或称为标准与或表达式。任一逻辑函数均可以转换为最小项表达式。
35、例如:由上式可看出，第二项缺少变量A，第三项缺少变量B，我们可以用()和()分别乘第二项和第三项。这样就获得了最小项标准式。第2章 逻辑代数基础为了使用方便，我们对最小项进行编号。如表2.5.2所示，当变量取值为0时，它以反变量形式出现在最小项中，反之，当变量取值为1时，则以原变量形式出现在最小项中。例如，变量取为101，最小项名称为，它的标号为m5，即第2章 逻辑代数基础表表2.5.2 三变量最小项的编号三变量最小项的编号第2章 逻辑代数基础2.最小项的性质最小项的性质(1)在输入变量的任何取值下，有且仅有一个最小项的值为1。(2)对任何变量的函数式来讲，全部最小项之和为1。(3)两个不同最
36、小项之积为0。(4)n变量有2n项最小项，且对每一最小项而言，有n个最小项与之相邻。两个具有相邻性的最小项的和可以合并成一项并消去一对不同因子。第2章 逻辑代数基础2.6.1 代数法化简代数法化简代数法化简逻辑函数，就是运用基本公式和基本定理将已知逻辑函数化简。1.并项法并项法利用公式，可以将两个乘积项合并成一项，并消去一个变量。例例2.6.1 化简解解2.6 逻辑函数的化简逻辑函数的化简第2章 逻辑代数基础2.消因子法消因子法利用公式A+AB=A，可以消去乘积项中的多余因子。例例2.6.2 化简解解第2章 逻辑代数基础3.消项法消项法 利用公式，可以消去逻辑函数中多余的或项。例例2.6.3
37、化简解解 实际的逻辑函数往往比较复杂，仅用一种公式不可能化简完毕，需要同时使用若干个公式才能化简。第2章 逻辑代数基础4.综合例子综合例子例例2.6.4 化简解解第2章 逻辑代数基础2.6.2 卡诺图法化简卡诺图法化简1.卡诺图的结构卡诺图的结构卡诺图的结构特点是体现逻辑函数的逻辑相邻关系，即图上的几何相邻关系。卡诺图上每一个小方格代表一个最小项。相邻方格的变量组合之间只有一个变量取值不同。25变量的卡诺图如图2.6.1所示。第2章 逻辑代数基础图 2.6.1 25变量的卡诺图第2章 逻辑代数基础2.逻辑函数的卡诺图表示法逻辑函数的卡诺图表示法将逻辑函数式化成最小项表达式，则可在相应逻辑变量的
38、卡诺图中，表示出该函数。例如:对于在逻辑表达式中出现的最小项，在卡诺图相应的方格中填上1，否则填0，上述函数可用卡诺图表示成如图2.6.2所示。第2章 逻辑代数基础图 2.6.2 逻辑函数用卡诺图表示第2章 逻辑代数基础3.相邻最小项合并规律相邻最小项合并规律在卡诺图中，两个相邻项可合并为一项，消去一个因子;四个相邻项可合并为一项，消去两个因子;八个相邻项可合并为一项，消去三个因子。一般地，若有2n个最小项相邻，则可以合并成一项，并消去n个变量。合并后的结果中仅包含这些最小项的公因子。在图2.6.3中，分别画出了两个最小项、四个最小项和八个最小项合并成一项的几种情况。第2章 逻辑代数基础图 2
39、.6.3 相邻最小项合并规律第2章 逻辑代数基础4.卡诺图化简步骤卡诺图化简步骤运用卡诺图化简逻辑函数，可以按照如下步骤进行:(1)将逻辑函数转化为最小项之和的标准形式。(2)画出该逻辑函数的卡诺图。(3)根据最小项合并规律画卡诺圈，圈住全部“1”方格。(4)选择乘积项，写出最简与或式。第2章 逻辑代数基础选择乘积项原则:(1)应该包含逻辑函数的所有最小项。(2)卡诺圈数目最少，也即合并后得到的乘积项数目最少。(3)卡诺圈尽可能最大，亦即合并的乘积项所包含的因子最少。有的最小项可以被不同的卡诺圈所圈。(4)每个卡诺圈至少有一个最小项未被其他卡诺圈所圈。第2章 逻辑代数基础例例2.6.5 用卡诺
40、图化简逻辑函数 解解 其卡诺图及其化简过程如图2.6.4所示，化简函数为第2章 逻辑代数基础图 2.6.4 例2.6.5卡诺图及其化简过程第2章 逻辑代数基础例例2.6.6 用卡诺图化简逻辑函数 解解 其卡诺图及化简过程如图2.6.5所示，化简函数为第2章 逻辑代数基础图 2.6.5 例2.6.6卡诺图及其化简过程第2章 逻辑代数基础2.6.3 利用无关项简化函数表达式利用无关项简化函数表达式 在逻辑函数中常会遇到这样的问题，在真值表中对应于变量的某些取值下，函数值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值对应的最小项称为无关项或任意项。在逻辑化简中，无关项取值可以为1，也可以
41、为0。在用卡诺图化简逻辑函数时，所有无关项对应的小方格应标为“”;在逻辑函数表达式中，通常用d表示。第2章 逻辑代数基础化简具有无关项的逻辑函数时，若能合理利用这些无关项，一般都能得出更为简化的化简结果，究竟将卡诺图中的“”作为“1”还是“0”对待，应以得到的相邻最小项包围圈最大而包围圈数最少为原则。第2章 逻辑代数基础例例2.6.7 化简解解 化简过程如图2.6.6所示，化简函数为第2章 逻辑代数基础图 2.6.6 例2.6.7卡诺图及其化简过程第2章 逻辑代数基础1.本章重点内容本章重点内容这一章的主要内容是:TTL与CMOS电路的外特性及其应用;逻辑代数的基本公式和常用公式;逻辑代数的基
42、本定理;逻辑代数的各种表示方法;逻辑代数的化简方法;约束项、任意项、无关项的概念以及无关项在化简逻辑函数中的应用。2.7 本章小结本章小结第2章 逻辑代数基础2.本章难点内容本章难点内容(1)TTL电路的外特性，尤其是输入端采用多发射极三极管结构时，对输入特性的全面分析比较复杂。从实用的角度出发，只要弄清输入为高/低电平时输入电流的实际方向和数值的近似计算就可以了。(2)约束项、任意项、无关项的概念。第2章 逻辑代数基础3.本章需注意的问题本章需注意的问题(1)逻辑运算中的三种基本运算是与、或、非运算。(2)描述逻辑关系的函数称为逻辑函数。逻辑函数中的变量和函数值都只能取0或1两个值。(3)常
43、用的逻辑函数表示方法有真值表、函数表达式、逻辑图等，它们之间可以任意地相互转换。(4)目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路;另一类由MOSFET构成，简称MOS集成电路。第2章 逻辑代数基础(5)TTL集成逻辑门电路的输入级采用多发射极三极管，输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。(6)MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低、扇出数大、噪声容限大
44、、开关速度与TTL接近，已成为数字集成电路的发展方向。(7)逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。第2章 逻辑代数基础(8)可用两种方法化简逻辑函数，即公式法和卡诺图法。(9)公式法是用逻辑代数的基本公式与规则进行化简的，必须熟记基本公式和规则并具有一定的运算技巧和经验。(10)卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。第2章 逻辑代数基础例例2.8.1 证明:(1)若 xz=yz，且x+z=y+z，则y=x;(2)若y=y+x，且xy=0，则y=x。证证 (1)因为2.8 例题精选例题精选第2章 逻辑代数基础所以
45、又因为xz=yz，x+z=y+z所以x=y第2章 逻辑代数基础(2)所以x=y第2章 逻辑代数基础例例2.8.2 化简 解解第2章 逻辑代数基础例例2.8.3 用卡诺图化简逻辑函数 解解 其卡诺图及化简过程如图2.8.1所示，化简函数为第2章 逻辑代数基础图 2.8.1 例2.8.3的卡诺图及其化简过程第2章 逻辑代数基础例例 2.8.4 化简解解 化简过程如图2.8.2所示。第2章 逻辑代数基础图 2.8.2 例2.8.4的卡诺图及其化简过程第2章 逻辑代数基础1.如图2.9.1所示是二极管门电路，请分析各电路的逻辑功能，并写出其表达式。2.9 自自 我我 检检 测测 题题第2章 逻辑代数基
46、础图 2.9.1 第2章 逻辑代数基础2.电路如图2.9.2所示:(1)根据反演规则，写出F的反函数;(2)根据对偶规则，写出F的对偶式;(3)用最少数目的与非门实现函数F;(4)用最少数目的与或非门实现函数F。第2章 逻辑代数基础图 2.9.2 第2章 逻辑代数基础3.已知逻辑函数Y的真值表如表2.9.1所示，写出Y的逻辑函数式。表表2.9.1 函数函数Y的真值表的真值表第2章 逻辑代数基础4.写出图2.9.3所示逻辑电路的表达式，并列出该电路的真值表。图 2.9.3 第2章 逻辑代数基础5.用公式法将下列各逻辑函数化简成最简与或表达式:第2章 逻辑代数基础第2章 逻辑代数基础6.用卡诺图法化简下列各式:第2章 逻辑代数基础
