1、第3章 组合逻辑电路3.1 概述3.2 组合逻辑电路的分析和设计3.3 常用的组合逻辑电路3.4 基于MSI组合逻辑电路的分析3.5 基于MSI组合逻辑电路的设计3.6 组合逻辑电路中的竞争-冒险现象第第3 3章章 组合逻辑电路组合逻辑电路第3章 组合逻辑电路1.逻辑电路的划分逻辑电路的划分按照电路的输入和输出关系，可将数字电路分为两大类，一类叫做组合逻辑电路(简称组合电路)，另一类叫做时序逻辑电路(简称时序电路)。本章重点讨论组合逻辑电路的设计和分析方法。3.1 3.1 概概 述述第3章 组合逻辑电路2.组合逻辑电路的特点组合逻辑电路的特点1)功能特点组合电路中在任一时刻的输出仅仅取决于该时
2、刻输入信号的状态，而与该时刻之前电路的状态无关。简而言之，组合电路无“记忆性”。2)结构特点组合电路之所以具有“无记忆”功能特点，归根结底是由于结构上满足以下特点：(1)不含记忆(存储)元件；(2)不存在输出到输入的反馈回路。图3-1是一个组合电路的例子。第3章 组合逻辑电路图3-1 组合逻辑电路实例第3章 组合逻辑电路3.组合逻辑电路的功能描述方法组合逻辑电路的功能描述方法逻辑电路图本身是逻辑功能的一种表达式。然而逻辑图所表示的逻辑功能不够直观，通常情况下还要把它转化为逻辑函数式或逻辑真值表的形式，以使电路的逻辑功能更加直观、明显。组合逻辑电路的功能描述方法主要有逻辑表达式、真值表、卡诺图和
3、逻辑图。例如，将图3-1所示的逻辑功能写成逻辑函数式的形式即可得到Y=AB+BC+AC(3.1)第3章 组合逻辑电路对于任何一个多输入、多输出的组合逻辑电路，都可以用图3-2所示的框图表示。图中a1、a2、an表示输入变量，y1、y2、ym表示输出变量。输出与输入间的逻辑关系可以用一组逻辑函数表示(3.2)第3章 组合逻辑电路图3-2 组合逻辑电路的框图第3章 组合逻辑电路3.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1 基本分析步骤基本分析步骤(1)根据给定的逻辑电路写出逻辑函数表达式。一般从输入向输出逐级写出各个门输出对输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑
4、函数式。必要时可简化，求出最简逻辑函数式。较简单的逻辑功能从函数式上即可分析出来。3.2 3.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计第3章 组合逻辑电路(2)列出逻辑函数的真值表。将输入变量的状态以自然二进制数顺序地代入输出逻辑函数式，求出相应的输出状态，并填入真值表。(3)分析逻辑功能。通常通过分析真值表的特点来说明电路的逻辑功能。第3章 组合逻辑电路2 分析举例分析举例【例例3.1】分析图3-3所示电路的逻辑功能。解解 根据逻辑图写出输出逻辑函数表达式为将输入A、B和C值的各种组合代入函数式中，求出输出Y的值，由此可得出的真值表如表3-1所示。第3章 组合逻辑电路图3-3 例
5、3.1的电路第3章 组合逻辑电路表表3-1 例例3.1的真值表的真值表第3章 组合逻辑电路【例例3.2】分析图3-4所示电路的逻辑功能，并指出该电路设计是否合理。解解 写出输出逻辑函数表达式为第3章 组合逻辑电路将A、B和C值的各种组合代入最终表达式中，可得表3-2所示的真值表。第3章 组合逻辑电路图3-4 例3.2的逻辑电路第3章 组合逻辑电路表表3-2 例例3.2的真值表的真值表第3章 组合逻辑电路由真值表看出，输入均为0或有偶数个1时，输出Y为1；否则为0。有时该电路为3位判偶电路，又称为“偶校验电路”。这个电路使用门的数量太多，设计并不合理，可用较少的门电路来实现。对表达式进行变换得C
6、 由上式可看出，图3-4可用异或门和同或门实现，电路如图3-5所示。第3章 组合逻辑电路图3-5 用异或门和同或门实现偶校验电路第3章 组合逻辑电路3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 1 基本设计步骤基本设计步骤(1)分析设计要求，列出真值表。将文字描述的逻辑命题转换成真值表，称为“逻辑抽象”，首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输入输出之间的逻辑关系列出真值表。第3章 组合逻辑电路(2)根据真值表写出输出逻辑函数表达式。将真值表中输出为1所对应的各最小项进行逻辑相加，即可
7、得到输出逻辑函数表达式。(3)化简输出逻辑函数。通常用代数法或卡诺图法化简输出逻辑函数。(4)变换输出逻辑函数表达式。根据选用逻辑器件的类型，将上步最简表达式变换为所需形式。(5)绘制逻辑电路图。第3章 组合逻辑电路表表3-3 例例3.3的真值表的真值表第3章 组合逻辑电路2 分析举例分析举例【例例3.3】设计一个3人表决电路，当表决某个提案时，多数人同意，提案通过。同时A有否决权，用与非门实现。解解 设A、B和C共3个人表决，同意提案时用1表示；不同意时用0表示。Y为表决结果，提案通过用1表示；未通过用0表示，同时还应考虑A具有否决权。由此可列出如表3-3所示的真值表。由真值表可以抽象出逻辑
8、表达式为Y=(5,6,7)第3章 组合逻辑电路用卡诺图化简，可得最简“与或”式为Y=AC+AB根据题意，将上式变换成“与非”表达式为根据与非表达式可画出逻辑图如图3-6所示。第3章 组合逻辑电路图3-6 例3.3的逻辑图第3章 组合逻辑电路【例例3.4】人类有O、A、B、AB四种基本血型。输血者与献血者的血型必须符合下述原则：O型血是万能输血者，可以输给任意血型的人，但O型血的人只接受O型血；AB型血是万能受血者，可以接受所有血型的血，输血者和受血者之间的血型关系如图3-7所示。试用与非门设计一个组合电路，以判别一对输、受血者是否相容。解解 设用C、D的四种组合表示输血者的四种血型，E、F的四
9、种组合表示受血者的四种血型，如表3-4所示。根据表3-4可以列出输出函数L与输入变量C、D、E、F之间关系的真值表，如表3-5所示。第3章 组合逻辑电路图3-7 血型关系图第3章 组合逻辑电路根据表3-5，用图3-8所示的卡诺图化简，可得最简逻辑式，并作“与非”变换得第3章 组合逻辑电路表表3-4 用字母表示血型关系用字母表示血型关系第3章 组合逻辑电路图3-8 例3.4的卡诺图第3章 组合逻辑电路表表3-5 例例3.4的真值表的真值表第3章 组合逻辑电路根据式L的表达式可绘制如图3-9所示的逻辑图。图3-9 例3.4的逻辑图第3章 组合逻辑电路3.3.1 编码器编码器为区分不同事物，常常需要
10、将某一信息(输入)变换为某一特定代码(输出)。一般地讲，用数字或某种文字、符号来表示某一对象或信号的过程，称为编码，具有编码功能的逻辑电路称为编码器。3.3 3.3 常用的组合逻辑电路常用的组合逻辑电路第3章 组合逻辑电路数字系统中，采用若干二进制码0和1进行编码，要表示的信息越多，二进制代码的位数越多。n位二进制代码有2n个信息。对N个信号进行编码时，应按公式2nN来确定需要使用的二进制代码的位数n。常用的编码器有二进制编码器、优先编码器和二-十进制编码器等。1 二进制编码器二进制编码器二进制编码器是用n位二进制数把某种信号变成2n个二进制代码的逻辑电路。现以图3-10所示的8线-3线编码器
11、为例说明其工作原理。第3章 组合逻辑电路图3-10 3位二进制编码器第3章 组合逻辑电路其真值表如表3-6所示。当某一个输入端为低电平时，就输出与该输入端相对应的代码。第3章 组合逻辑电路表表3-6 3位二进制编码器的真值表位二进制编码器的真值表第3章 组合逻辑电路根据表3-6得到如图3-11所示电路三个输出信号的逻辑表达式为(3.3)第3章 组合逻辑电路2 优先编码器优先编码器上述8线-3线编码器虽然比较简单，但当两个或更多个输入信号同时有效时,其输出将是混乱的。而优先编码器则不同，它允许几个信号同时输入，但每一时刻输出端只给出优先级别较高的那个输入信号所对应的代码，不处理级别低的信号。至于
12、优先级别的高低，完全是由设计人员根据各个输入信号的轻重缓急情况而决定的。对多个请求信号的优先级别进行编码的逻辑部件称为优先编码器。常用的优先编码器有8线-3线优先编码器74LS148，10线-4线8421BCD优先编码器74LS147等。下面仅对74LS148的工作原理加以分析。第3章 组合逻辑电路表3-7为74LS148优先编码器功能表。表表3-7 74LS148优先编码器功能表优先编码器功能表第3章 组合逻辑电路图3-11为优先编码器74LS148的框图，其逻辑图从略。图3-11 74LS148框图第3章 组合逻辑电路3 二二-十进制编码器十进制编码器除了二进制编码器及优先编码器外，还有一
13、类常用的编码器是二-十进制编码器。用四位二进制代码表示一位二-十进制数(也可以是十种其他信息)称为二-十进制编码。完成二-十进制编码的电路称为二-十进制编码器，它对应I0 I9共10个有效的输入信号编成8421BCD码。图3-12是集成二-十进制优先编码器74LS147的框图，表3-8是74LS147的功能表。第3章 组合逻辑电路图3-12 74LS147框图 第3章 组合逻辑电路表表3-8 74LS147真值表真值表第3章 组合逻辑电路3.3.2 译码器译码器1 二进制译码器二进制译码器图3-13是二进制译码器的框图，图中A1An是n个输入信号，组成n位二进制代码，An是代码的最高位，A1是
14、代码的最低位。代码可能是原码，也可能是反码，若为反码，则字母A上面要带非号；Y1Y2n是输出信号，可能是高电平有效，也可能是低电平有效，若为低电平有效，则字母Y上面要带非号。第3章 组合逻辑电路图3-13 二进制译码器框图第3章 组合逻辑电路图3-14和图3-15分别是集成3-8线译码器74LS138的逻辑图和框图。第3章 组合逻辑电路图3-14 3-8线译码器74LS138逻辑图第3章 组合逻辑电路图3-15 3-8线译码器74LS138框图第3章 组合逻辑电路表表3-9 74LS138功能表功能表第3章 组合逻辑电路2 二二-十进制译码器十进制译码器将输入的8421BCD码翻译成10个对应
15、的输出信号(用来表示09共10个数字)的逻辑电路称为二-十进制译码器。图3-16给出了二-十进制译码器74LS42的逻辑图。第3章 组合逻辑电路图3-16 二-十进制线译码器74LS42逻辑图第3章 组合逻辑电路根据逻辑图可以写出输出表达式：(3.4)第3章 组合逻辑电路根据表达式(3.4)可以列出如表3-10所示的真值表。由表3-10可以看出，该电路输入的是8421BCD码，输出端有译码输出时为“0”，没有译码输出时为“1”，即“低电平”为有效输出信号。所以，当输入为10101111六个无效信号时，译码器输出全“1”，即对无效信号拒绝译码。第3章 组合逻辑电路表表3-10 74LS42的真值
16、表的真值表第3章 组合逻辑电路3 显示译码器数字显示译码器不同于上述的译码器，它的主要功能是译码驱动数字显示器件。数字显示的方式一般分为三种：(1)字形重叠式，即将不同字符的电极重叠起来，使相应的电极发亮，则可显示需要的字符；(2)分段式，即在同一平面上按笔画分布发光段，利用不同发光段组合，显示不同的数码；(3)点阵式，由一些按一定规律排列的可发光的点阵组成，通过发光点组合显示不同的数码。第3章 组合逻辑电路1)半导体显示器件某些特殊的半导体材料做成的PN结，在外加一定的电压时，具有能将电能转化成光能的特性，利用这种PN结发光特性制作成显示器件，称为半导体显示器件。多个发光二极管组成的七段LE
17、D数码管显示器如图3-17所示。第3章 组合逻辑电路图3-17 半导体显示器件(a)外观图;(b)等效电路第3章 组合逻辑电路2)显示译码器现以驱动共阳极LED数码管的8421BCD码七段显示译码器为例，说明显示译码器的工作原理。74LS246是用于驱动共阳极LED数码管的BCD-七段显示译码器，它的输出采用集电极开路形式，输出状态为低电平或高阻态。芯片框图和译码真值表分别如图3-18和表3-11所示。第3章 组合逻辑电路图3-18 七段数码管74LS246引脚图第3章 组合逻辑电路表表3-11 BCD-七段显示译码器七段显示译码器74LS246真值表真值表第3章 组合逻辑电路74LS246与
18、共阳极LED数码管的基本连接示意图如图3-19所示。图3-19 LED数码管驱动电路第3章 组合逻辑电路3.3.3 加法器加法器1半加器和全加器半加器和全加器1)半加器如果不考虑来自低位的进位而将两个一位二进制数相加，称作半加。实现半加运算的逻辑电路叫做半加器。若用A、B表示两个加数输入，S、C分别表示和与进位输出。根据半加器的逻辑功能，可做出其真值表如表3-12所示。第3章 组合逻辑电路表表3-12 半加器真值表半加器真值表第3章 组合逻辑电路由真值表可求出输出函数的表达式：(3.5)式(3.5)可用一个异或门和一个与门实现，如图3-20(a)所示。半加器的逻辑符号如图3-20(b)所示。第
19、3章 组合逻辑电路图3-20 半加器(a)逻辑图；(b)逻辑符号第3章 组合逻辑电路2)全加器如果不仅考虑两个一位二进制数相加，而且考虑来自低位的进位的加法运算称做全加。实现全加运算的逻辑电路叫做全加器。全加器的逻辑符号如图3-21所示，其中Ai、Bi分别为两个加数，Ci1是相邻低位的进位，Si为本位和，Ci是相邻高位的进位。全加器逻辑功能的真值表如表3-13所示。第3章 组合逻辑电路图3-21 全加器的逻辑符号第3章 组合逻辑电路表表3-13 全加器真值表全加器真值表第3章 组合逻辑电路由表3-13可写出全加器的逻辑函数表达式并进行整理可得(3.6)全加器的电路结构有多种类型，这里不再给出，
20、不论哪种电路结构，其功能必须符合表3-13给出的全加器真值表。第3章 组合逻辑电路2 多位加法器多位加法器1)串行进位加法器两个多位二进制数进行加法运算时，上面讲的一位二进制数加法器(全加器)是不能完成的，必须把多个这样的全加器连接起来使用，即把相邻的第一位全加器的Co连接到高一位全加器的Ci端，最低一位相加时可以使用半加器，也可以使用全加器。使用全加器时，需要把全加器的Ci输入端接低电平“0”。这样组成的加法器称为串行进位加法器，如图3-22所示。第3章 组合逻辑电路图3-22 四位串行进位加法器第3章 组合逻辑电路2)超前进位加法器为了提高运算速度，通常使用超前进位并行加法器。图3-23是
21、中规模四位二进制超前进位加法器框图。其中A0A3、B0B3分别为四位加数和被加数的输入端，S0S3为四位和数输出端，Ci为最低进位输入端，Co是向高位输送进位的输出端。第3章 组合逻辑电路图3-23 74LS283的逻辑符号第3章 组合逻辑电路这种超前进位加法电路的运算速度高的主要原因在于，进位信号不再是逐级传递，而是采用超前进位技术。超前进位加法器内部进位信号Ci可写成如下表达式：Ci=fi(A0,Ai,B0,Bi,Ci)(3.7)各级进位信号仅由加数、被加数和最低位信号Ci决定，而与其他进位无关。这就有效地提高了运算速度。速度越高，位数越多，电路越复杂。目前中规模集成超前进位加法器多为四位
22、，常用的型号有74LS283、54283等。第3章 组合逻辑电路3.3.4 数值比较器数值比较器1 一位数值比较器一位数值比较器当两个1位二进制数A和B比较时，其结果有3种情况，即AB、A=B、AB。比较结果用M、G和L表示。设AB，L=1。由此可得如表3-14所示1位数值比较器的真值表。第3章 组合逻辑电路根据真值表可写出逻辑函数表达式为(3.8)根据式(3.8)可绘制比较器逻辑图，如图3-24所示。第3章 组合逻辑电路表表3-14 1位数值比较器真值表位数值比较器真值表第3章 组合逻辑电路图3-24 1位数值比较器逻辑图第3章 组合逻辑电路2 多位数值比较器多位数值比较器1)AB情况分析如
23、果要AB，必须A3B3，或者A3=B3且A2B2，或者A3=B3，A2=B2且A1B1；或者A3=B3，A2=B2,A1=B1且A0B0。设定A、B的第i位(i=0,1,2,3)二进制数比较效果的大于、等于、小于用LiGiMi表示，则L=L3+G3L2+G3G2L1+G3G2G1L0(3.9)第3章 组合逻辑电路2)A=B情况分析如果要A=B，必须A3=B3，A2=B2，A1=B1且A0=B0，所以G=G3G2G1G0(3.10)3)AB情况分析如果要AB，必须A3B3；或者A3=B3且A2B2；或者A3=B3，A2=B2且A1B1；或者A3=B3，A2=B2，A1=B1且A0B0，则M=M3
24、+G3M2+G3G2M1+G3G2G1M0(3.11)第3章 组合逻辑电路另外也可以由排除法推导出：如果A不大于且不等于B，则AB，由此得出M的表达式为(3.12)由式(3.8)可得LiGiMi的表达式：(3.13)根据式(3.9)、式(3.10)、式(3.11)和图3-24可画出四位数值比较器的逻辑图，如图3-25所示。第3章 组合逻辑电路图3-25 4位数值比较器逻辑图第3章 组合逻辑电路3.3.5 数据选择器数据选择器在数字信号的传输过程中，有时需要从一组输入数据中选择出某一数据，能够实现这一功能的电路叫做数据选择器。数据选择器由地址译码器和多路数字开关组成，如图3-26 所示。它有n个
25、选择输入端(也称为地址输入端)，2n个数据输入端，一个数据输出端。数据输出端与选择输入端输入的地址码有一一对应关系，当地址码确定时，输出端就输出与该地址码有对应关系的数据输入端的数据，即将与该地址码有对应关系的数据输入端和输出端相接。第3章 组合逻辑电路图3-26 数据选择器框图第3章 组合逻辑电路1 4选选1数据选择器数据选择器图3-27是4选1数据选择器的逻辑图，图3-28是其框图。图中D0D3为4个数据输入端，Y为输出端，A1A0为地址输入端，为选通(使能)输入端，低电平有效。第3章 组合逻辑电路图3-27 4选1数据选择器逻辑图第3章 组合逻辑电路图3-28 4选1数据选择器框图第3章
26、 组合逻辑电路分析图3-27所示电路，可写出输出信号Y的表达式为 (3.14)4选1数据选择器的典型电路是74LS153。74LS153实际上是双4选1数据选择器，其内部有两片功能完全相同的4选1数据选择器，表3-15是它的真值表。是选通输入端，低电平有效。74LS153的逻辑符号如图3-29所示。第3章 组合逻辑电路表表3-15 74LS153真值表真值表第3章 组合逻辑电路图3-29 74LS153的逻辑符号第3章 组合逻辑电路2 8选选1数据选择器数据选择器集成8选1数据选择器74LS151的真值表如表3-16所列。可以看出，74LS151有一个使能端，低电平有效；两个互补输出端Y和，其
27、输出信号相反。由真值表可写出Y的表达式为(3.15)图3-30所示为74LS151的逻辑符号。第3章 组合逻辑电路表表3-16 74LS151的真值表的真值表第3章 组合逻辑电路图3-30 74LS151的逻辑符号第3章 组合逻辑电路3.3.6 数据分配器数据分配器如图3-31所示，根据m个地址输入，将1个输入信号传送到2m个输出端中的某1个的器件称为数据分配器。下面以1路-4路数据分配器为例，说明数据分配器的工作原理。如图3-32所示，1路-4路数据分配器有1个信号输入端D，两个地址输入端A1、A0，4个信号输出端Y3、Y2、Y1、Y0。第3章 组合逻辑电路图3-31 数据分配器方框图第3章
28、 组合逻辑电路图3-32 1路-4路数据分配器示意图第3章 组合逻辑电路根据数据分配器定义及图3-32，列出1路-4路数据分配器真值表，如表3-17所示。表表3-17 1路路-4路数据分配器真值表路数据分配器真值表第3章 组合逻辑电路根据真值表，写出输出信号逻辑表达式为(3.16)根据式(3.16)画出1路-4路数据分配器的逻辑图，如图3-33所示。第3章 组合逻辑电路图3-33 1路-4路数据分配器逻辑电路图第3章 组合逻辑电路3.4.1 分析步骤分析步骤1 划分功能块划分功能块首先根据电路的复杂程度和器件类型，视情形将电路划分为一个或多个逻辑功能块。在功能块内部，可以是单片或多片MSI或S
29、SI以及扩展组合的电路。分成几个功能块和怎样划分功能块取决于对常用功能电路的熟悉程度和经验。而画出功能块电路框图有助于进一步的分析。3.4 3.4 基于基于MSIMSI组合逻辑电路的分析组合逻辑电路的分析第3章 组合逻辑电路2 分析功能块的逻辑功能分析功能块的逻辑功能利用前面学过的常用组合逻辑电路的知识，分析各功能块的逻辑功能。有些情况下，为了分析方便，可写出每个功能块的逻辑表达式或逻辑功能表。3 分析整体逻辑电路的功能分析整体逻辑电路的功能在对各功能块电路分析的基础上，最后对整个电路进行整体功能的分析。如果有必要，可以写出输入与输出的逻辑函数式，或列出功能表。这里应该注意，即使电路只有一个功
30、能块，整体电路的逻辑功能也不一定是这个功能块原来的逻辑功能。第3章 组合逻辑电路3.4.2 分析举例分析举例【例例3.5】图3-34是由双4选1数据选择器74LS153和门电路组成的组合逻辑电路。试分析输出Z与输入X3、X2、X1、X0之间的逻辑关系。(2)分析功能块的功能。通过查74LS153的功能表，知道它是一块双4选1数据选择器。其中：A1、A0是地址输入端，Y是输出端；74LS153的控制输入端为低电平有效；数据选择器处于禁止状态时，输出为0。第3章 组合逻辑电路图3-34 例3.5的电路图第3章 组合逻辑电路图3-34电路的输出端是Z，；输入端为X3、X2、X1、X0。当X3=1时，
31、2ST=1、1ST=0，数据选择器2处于禁止状态，而数据选择器1处于工作状态；当X3=0时，数据选择器1处于禁止状态，数据选择器2处于工作状态。显然，图3-34电路构成了一个8选1数据选择器，其输出为Z，地址输入端为X3、X1、X0。图3-34电路可用图3-35的功能框图来表示。(3)分析整体电路的逻辑功能。把图3-34电路看成一个8选1数据选择器，可得出电路的功能表，如表3-18所示。第3章 组合逻辑电路图3-35 8选1功能框图第3章 组合逻辑电路表表3-18 例例3.5的电路功能表的电路功能表第3章 组合逻辑电路【例例3.6】图3-36电路是由3-8线译码器74LS138和8选1数据选择
32、器74LS151组成的电路，试分析电路的逻辑功能。解解 (1)划分功能块。本题有2个MSI电路，可以只划分两个功能块，一个是3-8线译码器74LS138，另一个是8选1数据选择器74LS151。(2)分析功能块的功能。有关3-8线译码器74LS138和8选1数据选择器74LS151的功能在前面已经叙述过，不再重复。(3)分析整体电路的逻辑功能。第3章 组合逻辑电路图3-36 例3.6的电路图第3章 组合逻辑电路组合逻辑电路的设计除了采用小规模集成电路设计以外，还可以采用中规模集成电路进行设计。采用中规模集成电路设计的特点为：(1)实践中大都用中规模器件设计；(2)可以先选适合的器件再行设计；(
33、3)可以采用积木式拼凑法设计；3.5 3.5 基于基于MSIMSI组合逻辑电路的设计组合逻辑电路的设计第3章 组合逻辑电路(4)最简化不是唯一目标；(5)中规模电路已经成为标准宏电路，在大规模或者可编程器件设计时调用；(6)中规模器件价格与生产量相关，不一定电路复杂价格就高。第3章 组合逻辑电路用中规模集成器件设计组合逻辑电路时，“最合理”指的是：使用的中规模集成器件的片数最少，种类最多，而且连线最少。其设计步骤与采用小规模集成器件设计相比，既有相同之处，又有不同之处。其中不同之处是：组合逻辑电路设计中的第三步化简(或变换)逻辑函数，即采用中规模集成器件设计时不需要化简，只需要变换。因为每一种
34、中规模集成电路器件都有它自己特定的逻辑表达式，所以采用这些集成器件设计电路时，应该将待实现的逻辑函数式变换成与所使用的集成器件的逻辑函数式相同或相似的形式，其余的步骤是相同的。第3章 组合逻辑电路【例例3.7】用4选1数据选择器74LS153实现一个三变量逻辑函数，该逻辑函数的表达式为解解 因为74LS153的表达式为所以应该把待实现的逻辑函数变换成与74LS153的表达式相同的形式，即第3章 组合逻辑电路比较两式可以看出，设地址输入A1=B、A0=A，则数据输入D0=0、D1=C、D2=C、D3=1。画出连线图，如图3-37所示。第3章 组合逻辑电路图3-37 例3.7的逻辑图第3章 组合逻
35、辑电路【例例3.8】用8选1数据选择器74LS151实现例3.7中的逻辑函数。解解 8选1数据选择器74LS151有三个地址输入端，分别为C、B、A，其中C为最高位；D0D7为8个数据输入端；Y为“同相输出端”，W为“反相输出端”；为“选通控制端”，低电平有效，即=0时，74LS151的输出逻辑表达式为第3章 组合逻辑电路把待实现的逻辑函数变换成与此表达式相同的形式。首先展开成最小项表达式：第3章 组合逻辑电路两个表达式比较后令地址输入A2=C、A1=B，A0=A；则数据输入D0=D1=D2=D4=0，D3=D5=D6=D7=1。输出可以从“同相输出端Y”输出，也可以从“反相输出端W”加反相器
36、以后输出。电路的连接方法如图3-38所示。第3章 组合逻辑电路图3-38 例3.8的逻辑图第3章 组合逻辑电路【例例3.9】用3-8线译码器74LS138和与非门实现下列逻辑函数：F(A,B,C)=(1,2,4,7)解 首先将给定的逻辑函数化为最小项表达式，得到F(A,B,C)=(1,2,4,7)=m1+m2+m4+m7 由3-8线译码器74LS138功能可知，只要令A2=A,A1=B,A0=C，则它的输出即为三变量函数的。由于这些最小项以反函数的形式给出，所以还需将F(A,B,C)变换为的函数式，即第3章 组合逻辑电路上式表明，只要在3-8线译码器74LS138的输出端附加一个与非门即可得到
37、所需逻辑电路。电路接法如图3-39所示。第3章 组合逻辑电路图3-39 例3.9的逻辑图第3章 组合逻辑电路3.6.1 什么是竞争什么是竞争-冒险现象冒险现象在组合逻辑电路中，当电路从一种稳定状态转换到另一种稳定状态的瞬间，某个门电路的两个输入信号同时向相反方向变化，由于传输延迟时间不同，所以到达输出门的时间有先有后，这种现象称为竞争。3.6 3.6 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象第3章 组合逻辑电路图3-40(a)所示电路中输入变量A由0变为1，由于经过G1门传输延迟，G2门的两个输入信号A、B会向相反方向变化，因此A和B存在竞争。由于竞争，使电路的逻辑关系受到短
38、暂的破坏，并在输出端产生极窄的尖峰脉冲，这种现象称为冒险。如图3-40(b)所示，输出，即输出应恒为0，但由于存在门电路传输延迟时间，B的变化落后于A的变化，当A由0变为1，而B尚未由1变为0时，这样在输出端Y就产生一个瞬间的正尖脉冲，这个尖峰脉冲会对后面电路产生干扰。第3章 组合逻辑电路图3-40 电路中的竞争-冒险现象(a)逻辑图；(b)出现冒险现象；(c)未出现冒险第3章 组合逻辑电路3.6.2 竞争竞争-冒险的识别方法冒险的识别方法 1 代数法代数法经分析得知，若输出逻辑函数式在一定条件下最终能化简为或的形式，则可能有竞争-冒险出现。第3章 组合逻辑电路2 卡诺图法卡诺图法若在逻辑函数
39、的卡诺图中，为了使逻辑函数最简而画的包围圈中有两个包围圈之间是相切而不相交的话，则在相邻处也可能存在竞争-冒险。将上述逻辑函数L1和L2用卡诺图表示，如图3-41所示。L1是最简与或式，两包围圈在A和处相切，L2是或与式(画0的包围圈再取反)，两包围圈在B和处相切。由于L1和L2都存在竞争-冒险，说明卡诺图包围圈相切但不相交时，可能发生竞争-冒险现象。第3章 组合逻辑电路图3-41 卡诺图包围圈相切不相交的情况第3章 组合逻辑电路3 电路测试方法和计算机仿真方法电路测试方法和计算机仿真方法用电路测试来观察是否有竞争-冒险，这是最直接、最有效的方法。计算机仿真也是一种可行的方法。目前有多种计算机
40、电路仿真软件，将设计好的逻辑电路通过仿真软件，可以观察到输出有无竞争-冒险。4 实验法实验法利用实验手段检查竞争-冒险，即在逻辑电路中的输入端，加入信号所有可能的组合状态，用逻辑分析仪或示波器，捕捉输出端可能产生的竞争-冒险现象。实验法检查的结果是最终的结果。实验法是检验电路是否存在竞争-冒险现象的最有效、最可靠的方法。第3章 组合逻辑电路3.6.3 消除竞争消除竞争-冒险的方法冒险的方法当组合逻辑电路存在着竞争-冒险现象时，会对电路的正常工作造成威胁。因此，必须设法消除。常采用的消除竞争-冒险现象的方法有以下几种。1 修改逻辑设计修改逻辑设计(1)增加多余项法。在逻辑表达式中添加多余项，消除
41、竞争-冒险现象。第3章 组合逻辑电路【例例3.10】判断是否存在竞争-冒险，若有则消除之。解解 分析L的表达式可知，B=C=1时，A可以产生竞争-冒险现象。而C虽然具有竞争能力，但始终不会产生竞争-冒险现象。第3章 组合逻辑电路图3-42 添加多余项消除竞争-冒险现象第3章 组合逻辑电路(2)消掉互补变量法。对逻辑表达式进行逻辑变换，以消掉互补变量。【例例3.11】消除中的竞争-冒险现象。解解 经分析，变量A和C均存在着竞争-冒险现象。现对逻辑表达式进行变换：在上述逻辑变换过程中，消去了表达式中隐含的和项，则由表达式组成的逻辑电路，就不会出现竞争-冒险现象了。第3章 组合逻辑电路2 加滤波电路加滤波电路由于竞争-冒险现象产生的电压毛刺一般都很窄，所以，只要在逻辑电路的输出端并联一个很小的滤波电路，就可以把电压毛刺尖峰脉冲的幅度削弱至门电路的阈值以下。3 引入选通电路引入选通电路在组合逻辑电路中引入选通脉冲，使电路在输入信号变化时处于禁止状态，待输入信号稳定后，令选通信号有效，电路输出正常结果。这样可以有效地消除任何竞争-冒险现象。图 3-43所示电路就是利用选通信号消除竞争-冒险现象的一个例子，但此电路输出信号的有效时间与选通脉冲的宽度相同。第3章 组合逻辑电路图3-43 利用选通信号消除竞争-冒险现象的电路
