1、第5章 中规模时序模块及其应用5.1 中规模集成计数器及应用5.2 中规模寄存器5.3 时序电路的计算机仿真第第5章章 中规模时序模块及其应用中规模时序模块及其应用第5章 中规模时序模块及其应用随着半导体工艺的发展，出现了各种时序标准模块，例如中规模集成(MSI)计数器和移位寄存器、大规模集成(LSI)随机存取存储器（RAM）,而且它们已广泛应用于数字系统中，使得时序逻辑电路的设计变得比较容易。时序模块的应用广泛，常见的有电子钟、比赛记分牌等。图51所示为一些应用实例。第5章 中规模时序模块及其应用图5-1 常用的计数器件 (a)数字钟；(b)交通灯计时第5章 中规模时序模块及其应用5.1.1
2、 二二五五十进制计数器十进制计数器74LS90表5-1列出了几种常用的TTL型中规模异步计数器。5.1 5.1 中规模集成计数器及应用中规模集成计数器及应用 第5章 中规模时序模块及其应用表表5-1 常用常用TTL型中规模异步计数器型中规模异步计数器 第5章 中规模时序模块及其应用1.异步计数器异步计数器74LS90功能功能74LS90是二五十进制异步加法计数器。它由四个下降沿触发的JK触发器组成，为了增加计数器使用的灵活性，触发器FA和触发器FBFD的CP端单独引出，记为CP1和CP2。触发器FA在CP1作用下为一位二进制计数器，触发器FBFD在CP2作用下构成异步五进制计数器，电路设置有两
3、个置0输入端R0(1)与R0(2)和两个置9输入端S9(1)与S9(2)。只要R0(1)=R0(2)=1，触发器就被直接清0；只要S9(1)=S9(2)=1，触发器就被直接置9。只有当R0(1)R0(2)=S9(1)S9(2)=0时，74LS90才能进行计数。逻辑符号及外引线图如图5-2所示。功能表如表5-2所示。第5章 中规模时序模块及其应用图5-2 74LS90逻辑图、逻辑符号及外引线图（a）逻辑图；（b）传统逻辑符号；（c）国标符号；第5章 中规模时序模块及其应用图5-2 74LS90逻辑图、逻辑符号及外引线图（d）外引线图；（e）双列直插式封装图第5章 中规模时序模块及其应用表表5-2
4、 74LS90功能表功能表 第5章 中规模时序模块及其应用若以CP1为计数输入，QA为输出，即是二进制计数器(二分频电路)，如图5-3（a）所示；若以CP2为计数输入，QDQCQB为输出，则是五进制计数器(五分频电路)，如图5-3（b）所示；若将CP2和QA相连，并以CP1为计数输入，QDQCQBQA为输出，即为8421BCD码十进制计数器，如图5-3（c）所示；若将CP1与QD相连，并以CP2为计数输入，QAQDQCQB为输出，则为5421BCD码十进制计数器，如图5-3（d）所示。第5章 中规模时序模块及其应用图5-3 74LS90构成二进制、五进制和十进制计数器（a）二进制计数器;（b）
5、五进制计数器;（c）8421BCD码十进制计数器;（d）5421BCD码十进制计数器 第5章 中规模时序模块及其应用十进制计数器两种接法的状态表如表5-3所示。表表5-3 两种接法的状态转换表两种接法的状态转换表 第5章 中规模时序模块及其应用2.用用74LS90实现任意模值计数器实现任意模值计数器利用中规模计数器74LS90构成任意进制的计数器的方法有两种：一种是反馈清0法(复位法)，另一种是反馈置数法，分别利用74LS90的异步清0和异步置9两种控制端来实现。（1）反馈清0法。反馈清0法是通过异步清0端来实现任意模值计数的。以0为起始状态，若构成模M的计数器，则计数到M状态时，使之产生清0
6、脉冲并立即清0。有效状态为0(M-1)。M状态出现的时间很短，只是用来产生清0信号，因此M为过渡状态。这里需要特别注意R0(1)、R0(2)为高电平有效。第5章 中规模时序模块及其应用（2）反馈置9法。以9为起始状态，按9、0、1(M-2)计数，若构成模M计数器，则计数到(M-1)状态时，使之产生置9脉冲并立即置9，有效状态为9、0(M-2)，则(M-1)为过渡状态。由于74LS90有8421BCD码和5421BCD码两种接法，因此产生清0脉冲和置9脉冲的译码电路是不同的，使用时要特别注意。第5章 中规模时序模块及其应用【例例5.1】分析74LS90构成的图5-4（a）和5-4（b）所示计数器
7、的模值。解解：图5-4（a）所示计数器的分析过程：（1）图5-4（a）所示计数器将一片74LS90的CP2和QA相连，并以CP1为计数输入，QDQCQBQA为输出，这样构成8421BCD码十进制计数器。(2)图5-4（a）所示计数器采用反馈清0法。反馈逻辑为R0(1)=R0(2)=QCQBQA，即当QCQBQA全为1时，R0(1)=R0(2)=1，使计数器复位到0状态，即计数到0111时异步清0。有效计数状态QDQCQBQA为0000、0001、0010、0011、0100、0101、0110。在此电路工作中，0111状态会瞬间出现，但并不属于有效循环。其状态图如图5-5（a）所示。第5章 中
8、规模时序模块及其应用图5-4 例5.1计数器逻辑图第5章 中规模时序模块及其应用图5-4（a）所示电路的仿真电路及通过逻辑分析仪得出的波形如图5-5(b)所示。由图5-5(b)可以看出，其工作波形就是在00000001001000110100010101100000之间循环。第5章 中规模时序模块及其应用图5-5 例5.1计数器（1）（a）状态图；(b)仿真电路及波形图第5章 中规模时序模块及其应用图5-4（b）所示计数器的分析过程：(1)图5-4（b）所示计数器中将一片74LS90的CP2和QA相连，并以CP1为计数输入，QDQCQBQA为输出，这样构成8421BCD码十进制计数器。(2)图
9、5-4（b）所示计数器采用反馈置9法。反馈逻辑为S9(1)S9(2)=QCQB，当QCQB全为1时，S9(1)=S9(2)=1，即计数到0110时使计数器异步置位到9。有效计数状态QDQCQBQA为0000、0001、0010、0011、0100、0101、1001。在此电路工作中，0110状态会瞬间出现，但并不属于有效循环。其状态图如图5-6(a)所示。第5章 中规模时序模块及其应用图5-6 例5.1计数器（2）（a）状态图；（b）仿真电路及波形图第5章 中规模时序模块及其应用图5-4（b）所示电路的仿真电路及通过逻辑分析仪得出的波形如图5-6(b)所示。由图5-6(b)可以看出，其工作波形
10、就是在00000001001000110100010110010000之间循环。采用上述方法可实现模M10的任意进制计数器，若要实现模M10的任意进制的计数器，可采用级联方法。两个芯片级联就可以实现100以内任意进制计数。第5章 中规模时序模块及其应用*【例例5.2】分析图5-7所示由74LS90构成的计数器。解解：图5-7所示计数器将每一片74LS90的CP2和QA相连，并以CP1为计数输入，QDQCQBQA为输出，构成8421BCD码十进制计数器。第一片74LS90-的QD接第二片74LS90-的CP1，这样可以构成模100计数器，74LS90-是高位（十位），74LS90-是低位（个位）
11、。反馈逻辑（R0(1)R0(2)）=（R0(1)R0(2)）取十位数的QB和个位数的QC，即当(QDQCQBQA)（QDQCQBQA）为（0010 0100）8421BCD时，R0(1)R0(2)=1，使计数器复位到0状态。有效计数状态在0、1、223之间循环。其仿真电路及通过数码管显示如图5-8所示，可以看出其输出就是在0、1、223之间循环工作。第5章 中规模时序模块及其应用图5-7 两片74LS90构成的计数器第5章 中规模时序模块及其应用5.1.2 四位二进制计数器四位二进制计数器74LS161 表5-4列出了几种常用的TTL型中规模同步计数器。第5章 中规模时序模块及其应用表表5-4
12、 常用常用TTL型中规模同步计数器型中规模同步计数器 第5章 中规模时序模块及其应用1.同步二进制计数器同步二进制计数器74LS161功能功能74LS161是模24(四位二进制)同步计数器，具有计数、保持、同步预置和异步清0功能，其逻辑符号及外引线图如图5-9所示。图5-9中QD为最高位，QA为最低位。RCO（也常用OC表示）为进位输出端，RCO=QDQCQBQAET，仅当ET=1且计数状态为1111时，RCO才变高，产生进位信号。74LS161的功能表如表5-5所示。第5章 中规模时序模块及其应用图5-9 74LS161逻辑符号及外引线图（a）惯用符号；（b）国标符号；（c）外引线图第5章
13、中规模时序模块及其应用表表5-5 74LS161的功能表的功能表 第5章 中规模时序模块及其应用74LS161各端口逻辑功能介绍如下：CP为计数脉冲，上升沿有效。Cr为异步清0端，低电平有效。只要Cr=0，立即有QDQCQBQA=0000，与CP无关。LD为同步预置端，低电平有效。若Cr=1，LD=0，在CP上升沿来到时将预置输入端DCBA的数据送到输出端，即QDQCQBQA=DCBA。EP、ET(常简写为P、)为计数器允许控制端，高电平有效，只有当Cr=LD=1，EP=ET=1时，在CP作用下计数器才能正常计数，其计数规律是在CP上升沿作用下按8421自然码循环变化。当EP、ET中有一个为低
14、电平时，计数器处于保持状态。第5章 中规模时序模块及其应用2.用用74LS161实现任意模值计数器实现任意模值计数器74LS161除了可直接用作二、四、八、十六进制计数和分频外，也可以实现小于16的任意模值计数器。利用中规模计数器构成任意进制计数器的方法基本上有两种，一种是反馈清0法(复位法)，另一种是反馈置数法。第5章 中规模时序模块及其应用【例例5.3】分析图5-10所示的由 74LS161构成的计数器。解解：图5-10所示电路因用了一片74LS161，所以模值小于16。图5-10(a)采用反馈清0的方法。Cr=，其过渡状态为QDQCQBQA=0111，计到7的时候直接清0。计数范围是00
15、000001001000110100010101100000，共7个状态。其状态表如表5-6(a)所示。第5章 中规模时序模块及其应用图5-10 74LS161构成的计数器第5章 中规模时序模块及其应用表表5-6 例例5.3状态表状态表 第5章 中规模时序模块及其应用图5-11所示是一个计数、译码、显示电路。计数器芯片选用74LS161。芯片74LS00用来实现反馈置数，LD=，计到6(即0110)时同步置数，预置输入DCBA=0000，下一个CP上升沿到来完成预置功能，电路返回初态0000，其状态表如表5-6(b)所示。芯片74LS47把二进制数码翻译成为十进制数的7段显示码，从而实现显示译
16、码。数码管用来显示十进制数字。第5章 中规模时序模块及其应用图5-11 计数、译码、显示电路第5章 中规模时序模块及其应用*【例例5.4】采用反馈法，用74LS161构成七进制加法计数器。解解：（1）采用反馈归零法。利用74LS161的异步清零端Cr，强行中止其计数趋势，返回到初始零态。如设初态为0000，则在前6个计数脉冲作用下，计数器QDQCQBQA按4位二进制规律从00000110正常计数。当第7个计数脉冲到来后，计数器状态QDQCQBQA=0111，这时，与非门的输出为0，借助异步清零功能，使计数器回到0000状态，即Cr=，从而实现七进制计数。电路图及状态图分别如图5-12(a)、(
17、b)所示。在此电路工作中，0111状态会瞬间出现，但并不属于有效循环。第5章 中规模时序模块及其应用（2）采用反馈置数法。利用74LS161的同步置数端LD，强行中止其计数趋势，返回到并行输入数DCBA状态0000。如设初态为0000，则在前6个计数脉冲作用下，计数器QDQCQBQA按4位二进制规律从00000110正常计数。第5章 中规模时序模块及其应用图5-12 例5.4采用反馈归零法用74LS161构成七进制加法计数器第5章 中规模时序模块及其应用当第6个计数脉冲到来后，计数器状态QDQCQBQA=0110，这时，与非门的输出为0。借助同步置数功能，当第7个计数脉冲到来后，使计数器返回到
18、并行输入数DCBA状态0000，从而实现七进制计数。电路图及状态图如图5-13(a)、(b)所示。第5章 中规模时序模块及其应用图5-13 例5.4采用反馈置数法用74LS161构成七进制加法计数器第5章 中规模时序模块及其应用反馈清0法是通过异步清0端Cr来实现任意模值计数的。以0为起始状态，若构成模M的计数器，则计数到M状态时，使之产生清0脉冲并立即清0。有效状态为0(M-1)。M状态出现的时间很短，只是用来产生清0信号，因此M为过渡状态。反馈置数法是通过同步置数端LD和预置输入端DCBA来实现任意模值计数的。由于74LS161是按二进制顺序计数，其最大计数值N=16，只要从中任选M个连续
19、状态便可构成模M计数器。实现的方案很多。多片74LS161级联使用可扩大计数范围，P、T、OC端的设置为级联扩展提供了方便。可以采用同步级联，也可以采用异步级联。第5章 中规模时序模块及其应用5.2.1 寄存器寄存器一个触发器可以保存1位二进制数,由多个触发器组成的电路能同时保存多位二进制数据，这种电路被称为寄存器(Register)，在数字系统或计算机中常用来存放信息。5.2 5.2 中规模寄存器中规模寄存器 第5章 中规模时序模块及其应用图5-14所示是MSI集成寄存器74LS273的符号图，其内部是8个D触发器。D7D0为输入端，Q7Q0为输出端。CP是公共时钟脉冲端，控制8个触发器同步
20、工作。CR为公共清零端。当时钟脉冲CP上升沿到来时，CR=1，数据从D7D0端并行输入8个D 触发器中，从Q7Q0端输出，即Q7=D7，Q0=D0；若CR=0，无论脉冲是否到来，寄存器都会清零。第5章 中规模时序模块及其应用图5-14 寄存器74LS273（a）逻辑符号图;（b）外引线图;（c）内部逻辑图第5章 中规模时序模块及其应用5.2.2 移位寄存器移位寄存器74LS194移位寄存器（Shift register）是数字系统中常见的主要部件，它除了可以寄存数据之外，还可以在时钟脉冲的控制下将所存数据向右移位（数据从高位向低位移动）或向左移位（数据从低位向高位移动）。如图5-15（a）所示
21、，4位寄存器的寄存内容是0101。图5-15（b）所示的将寄存器的内容向右移位的寄存器称为右移寄存器，图5-15（c）所示的将寄存器的内容向左移位的寄存器称为左移寄存器。图中移位的同时，假定从最左或最右补入一位0。第5章 中规模时序模块及其应用图5-15 移位寄存器（a）寄存器寄存数码;（b）右移寄存器;（c）左移寄存器第5章 中规模时序模块及其应用中规模移位寄存器的种类很多，表5-7列出了几种典型的移位寄存器及其基本特点。由表可见，中规模移位寄存器的功能主要从它的位数、输入方式、输出方式以及移位方式来区分。第5章 中规模时序模块及其应用表表5-7 常用移位寄存器常用移位寄存器 第5章 中规模
22、时序模块及其应用1.移位寄存器移位寄存器74LS194的功能的功能74LS194是4位通用移位寄存器，具有左移、右移、并行置数、保持、清除等多种功能。其逻辑符号及外引线图如图5-16所示，其功能表如表5-8所示。第5章 中规模时序模块及其应用图5-16 74LS194逻辑符号及外引线图（a）国标符号；（b）惯用符号；（c）外引线图第5章 中规模时序模块及其应用表表5-8 74LS194功能表功能表 第5章 中规模时序模块及其应用图5-17所示是一个移位寄存器实物电路。图5-17 移位寄存器电路 第5章 中规模时序模块及其应用2.移位寄存器的应用移位寄存器的应用移位寄存器可以用来实现数据的串/并
23、转换，也可以构成移位型计数器进行计数和分频，还可构成串行加法器、序列信号发生器、序列信号检测器等。*【例例5.5】分析图5-18所示时序电路，设初态为0000，画出状态图。第5章 中规模时序模块及其应用图5-18 74LS194构成的四位环形计数器电路图第5章 中规模时序模块及其应用解解：反馈函数取送给SR，S1S0=01，这样只能右移位动作。在状态QAQBQCQD为0000时，SR的值为1，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为1000；在状态QAQBQCQD为1000时，SR的值为1，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为1100；在状态
24、QAQBQCQD为1100时，SR的值为0，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为0110；第5章 中规模时序模块及其应用在状态QAQBQCQD为0110时，SR的值为1，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为1011；在状态QAQBQCQD为1011时，SR的值为1，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为1101；在状态QAQBQCQD为1101时，SR的值为0，那么在CP上升沿作用下实现右移位操作，QAQBQCQD状态转换为0110。根据表5-9可以画出状态图，如图5-19所示。第5章 中规模时序模块及其应用表表
25、5-9 例例5.5状态图状态图 第5章 中规模时序模块及其应用图5-19 例5.5 状态图 第5章 中规模时序模块及其应用【例例5.6】分析图5-20所示时序电路，设初态为0000，画出状态图。解解：S1S0=10，这样74LS194工作方式为左移位方式；因为SL=，所以 QAQBQCQD在时钟CP的作用下从0000开始按表5-10所示转换。第5章 中规模时序模块及其应用图5-20 74LS194构成的计数器电路图第5章 中规模时序模块及其应用表表5-10 例例5.6状态图状态图 第5章 中规模时序模块及其应用根据表5-10可以画出状态图，如图5-21所示。由图5-21可知该电路为八进制计数器
26、。除以上介绍的几种器件外，MSI器件的种类与型号还有很多，读者在分析和设计电路时，可查阅有关集成电路手册。通过以上的学习，我们对时序逻辑电路已经有了一个基本的概念，下面给出一个小型数字系统来加深对数字电路工作过程的理解。图5-22所示是数字频率计的原理框图。数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它一般都由晶体振荡器、分频器、控制器、放大整形电路、闸门、计数器、译码器、显示器等几部分组成。第5章 中规模时序模块及其应用图5-21 74LS194构成的计数器状态图第5章 中规模时序模块及其应用图5-22 数字频率计的原理框图第5章 中规模时序模块及其应用如果选用32.768
27、 kHz晶体振荡器产生一标准频率信号，选择可以进行214分频的4060芯片，通过它可以得到2 Hz的频率信号。经分频电路分频就可以获取1 Hz和0.5 Hz的频率信号。分频电路可以采用第4章所介绍的触发器来实现。控制电路见4.5节小规模时序电路计算机仿真的练习4，它由触发器和门电路构成。控制脉冲经过控制电路中的门电路分别产生计数器的清零信号和锁存信号。计数信号与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态。第5章 中规模时序模块及其应用为了使被测信号能够稳定显示，这个记录的脉冲个数必须锁存，所以在选通信号结束后必须马上由锁存信号进行数据的锁存。为了能够测量变化的信号，在计数选通信号之
28、前，必须清除原来的记录，所以在计数选通信号之前，必须有一个清零信号进行清零。第5章 中规模时序模块及其应用计数信号取0.5 Hz的方波信号，其周期便为2 s，则正脉冲的周期正好为1 s。这个方波信号的正脉冲作为选通信号，被测信号在1 s内记录的脉冲个数，正好也就是被测信号的频率，其单位为Hz。当然，想改变被测信号的单位，可以通过改变计数选通信号的正脉冲周期来实现。如果计数选通信号的正脉冲取1 ms（缩小1000倍），其单位就应该为kHz；如果计数选通信号的正脉冲取1 s（再缩小1000倍），其单位就应该为MHz。因此可以把选通信号取不同的时间间隔，这样就可以做多个挡位的数字频率计。第5章 中规
29、模时序模块及其应用闸门取一个与门即可，将计数选通信号和被测信号相与，当计数选通信号（正脉冲）到来时，被测信号可以通过检测闸门，此时计数值就是被测信号的频率。计数电路可以利用本章学习的计数器来实现。如果选用带译码器的集成十进制计数芯片，就可以直接实现计数和译码。选用数码管则可以构成显示电路。第5章 中规模时序模块及其应用【练习练习1】利用74LS90构成的计数器电路如图5-23所示。(1)分析该电路是几进制计数器。(2)分析电路的工作原理。若要组成五进制计数器，应如何连线？(3)用逻辑分析仪测试电路的输出波形，并验证分析的结果。5.3 5.3 时序电路的计算机仿真时序电路的计算机仿真 第5章 中
30、规模时序模块及其应用图5-23 练习1电路图第5章 中规模时序模块及其应用【练习练习2】74160N为异步清零、同步预置的十进制计数器。CLR为异步清零端，LOAD为同步置数端，且均低电平为有效电平。ENT、ENP为计数控制端，且高电平为有效电平。D、C、B、A为预置数据输入端，QDQCQBQA为输出端，RCO为进位端，且逢十进一。用同步可预置四位十进制计数器74LS160构成二十四进制计数器。(1)选用带译码七段LED数码管，输入是频率f=1 kHz的时钟信号。显示输出的二进制数据。(2)分别用清零端和预置端进行设计。(3)完成电路设计并观察输出结果和各点波形。第5章 中规模时序模块及其应用【练习练习3】在TTL元器件库选择74LS160和其它元器件连接电路如图5-24所示，指出电路的功能。判断是否是六十进制计数器。如果我们把练习2和练习3结合起来，就可以做为数字钟的核心电路。我们将秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。其原理框图如图5-25所示。第5章 中规模时序模块及其应用图5-24 练习3电路图第5章 中规模时序模块及其应用图5-25 数字钟原理框图
