1、第9章可编程逻辑器件 第第9章章可编程逻辑器件可编程逻辑器件 9.1概述概述 9.2可编程逻辑阵列可编程逻辑阵列(PLA)9.3可编程阵列逻辑可编程阵列逻辑(PAL)9.4通用阵列逻辑通用阵列逻辑(GAL)9.5CPLD、FPGA可编程逻辑器件可编程逻辑器件 9.6可编程逻辑器件的开发技术可编程逻辑器件的开发技术 第9章可编程逻辑器件 9.1概述概述随着新的EDA工具的不断出现，设计者可以直接设计出系统所需要的专用集成电路，从而给电子系统设计带来了革命性的变化。专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)是指专门为某一应用领域或为专门用户需
2、要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。第9章可编程逻辑器件 可编程逻辑器件(ProgrammableLogicDevice，PLD)是ASIC的一个重要分支。PLD是厂家作为一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需要的逻辑功能。PLD是用户可配置的逻辑器件，它的成本比较低，使用灵活，设计周期短，而且可靠性高，承担风险小，因而很快得到普遍应用，发展非常迅速。可编程逻辑器件从20世纪70年代发展到现在，已形成了许多类型的产品，其结构、工艺、集成度、速度和性能等都在不断改进和提高。第9章可编程逻辑器件 9.1
3、.1PLD的基本结构的基本结构任何一个组合逻辑函数均有其与或表达式。PLD作为专用集成逻辑器件，其基本结构由与逻辑阵列和或逻辑阵列组成，通过对与、或两个逻辑阵列进行编程，可实现所需要的逻辑功能。图91所示是PLD的结构框图。其中，与阵列是多个多输入与门，或阵列是多个多输入或门，输入缓冲电路可产生输入变量的原变量和反变量，输出电路通过三态门控制数据直接输出或反馈到输入端。第9章可编程逻辑器件 图91PLD的结构框图 第9章可编程逻辑器件 9.1.2PLD的发展的发展最早出现的可编程逻辑器件是1970年制成的PROM，它由全译码的与阵列和可编程的或阵列组成。由于阵列规模大、速度低，因此它的主要用途
4、还是作存储器。20世纪70年代中期出现了可编程逻辑阵列(ProgrammableLogicArray,PLA)器件，它由可编程的与阵列和可编程的或阵列组成，虽然其阵列规模大为减小，提高了芯片的利用率，但由于编程复杂，开发支持PLA的软件有一定难度，因而也没有得到广泛应用。第9章可编程逻辑器件 20世纪70年代末，美国MMI公司率先推出了可编程阵列逻辑(ProgrammableArrayLogic，PAL)器件，它由可编程的与阵列和固定的或阵列组成，采用熔丝编程方式，双极型工艺制造，器件的工作速度很高。由于它的输出结构种类很多，设计很灵活，因而成为第一个得到普遍应用的可编程逻辑器件。20世纪80
5、年代初，Lattice公司发明了通用阵列逻辑(GenericArrayLogic,GAL)器件，它在PAL的基础上进一步改进，采用了输出逻辑宏单元(OLMC)的形式和E2CMOS工艺结构，因而具有可擦除、可重复编程、数据可长期保存和可重新组合结构等优点。GAL比PAL使用更加灵活，它可以取代大部分SSI、MSI和PAL器件，所以在20世纪80年代得到广泛应用。第9章可编程逻辑器件 PAL和GAL都属于低密度PLD，其结构简单，设计灵活，但规模小，难以实现复杂的逻辑功能。20世纪80年代末，随着集成电路工艺水平的不断提高，PLD突破了传统的单一结构，向着高密度、高速度、低功耗以及结构体系更灵活、
6、适用范围更宽的方向发展，因而相继出现了各种不同结构的高密度PLD。第9章可编程逻辑器件 20世纪80年代中期，Altera公司推出了一种新型的可擦除、可编程逻辑器件(ErasableProgrammableLogicDevice,EPLD)，它采用CMOS和UVEPROM工艺制作，集成度比PAL和GAL高得多，设计也更加灵活，但内部互连能力比较弱。1985年,Xilinx公司首家推出了现场可编程门阵列(FieldProgrammableGateArray,FPGA)器件，它是一种新型的高密度PLD，采用CMOSSRAM工艺制作，其结构和阵列与PLD不同，内部由许多独立的可编程逻辑模块组成，逻辑
7、块之间可以灵活地相互连接，具有密度高、编程速度快、设计灵活和可再配置设计能力等许多优点。FPGA出现后立即受到世界范围内电子设计工程师的普遍欢迎，并得到迅速发展。第9章可编程逻辑器件 20世纪80年代末，Lattice公司提出了在系统可编程技术以后，相继出现了一系列具备在系统可编程能力的复杂可编程逻辑器件(ComplexPLD,CPLD)。CPLD是在EPLD的基础上发展起来的，它采用E2CCMOS工艺制作，增加了内部连线，改进了内部结构体系，因而比EPLD性能更好，设计更加灵活，其发展也非常迅速。目前世界各著名半导体器件公司，如Xilinx、Altera、Lattice和AMD等公司，均可提
8、供不同类型的CPLD、FPGA产品，众多公司的竞争促进了可编程集成电路技术的提高，使其性能不断完善，产品日益丰富。可以预计，可编程逻辑器件将在结构、密度、功能、速度和性能等各方面得到进一步发展,并在现代电子系统设计中得到更广泛的应用。第9章可编程逻辑器件 9.1.3PLD的分类的分类可编程逻辑器件有多种类型，下面介绍几种常用的分类方法。1.按集成度分类按集成度分类(1)低密度可编程逻辑器件（LDPLD）：只能完成较小规模的逻辑电路，如PROM、PLA、PAL、GAL等。(2)高密度可编程逻辑器件（HDPLD）:可用于设计大规模的集成度高的数字系统，甚至可以做到SOC（SystemOnaChip
9、），如CPLD、EPLD、FPGA等。第9章可编程逻辑器件 2.按编程工艺分类按编程工艺分类(1)低熔丝和反熔丝编程器件：体积小，集成度高，速度高，易加密，抗干扰，耐高温；只能一次编程，在设计初期阶段不灵活，如Actel的FPGA器件。(2)EEPROM编程器件：可反复编程，不用每次上电重新下载，但相对速度慢，功耗较大，如大多数CPLD器件。(3)SRAM编程器件：可反复编程，实现系统功能的动态重构；每次上电需重新下载，实际应用时需外挂EEPROM以保存程序，如大多数公司的FPGA器件。(4)在系统可编程器件。第9章可编程逻辑器件 3.按与或阵列可编程性分类按与或阵列可编程性分类(1)与阵列固
10、定、或阵列可编程：如PROM等。(2)与阵列和或阵列均可编程：如PLA等。(3)与阵列可编程、或阵列固定：如PAL、GAL等。第9章可编程逻辑器件 9.1.4PLD的表示方法的表示方法PLD阵列庞大，其表示有自己独特的方法，使芯片内部的配置和逻辑图之间建立对应关系。1.连接方式连接方式 PLD的门阵列交叉点的连接方式分为固定连接单元、可编程连接单元和断开连接单元，如图92所示。第9章可编程逻辑器件 图92PLD交叉点的连接方式(a)固定连接单元;(b)可编程连接单元;(c)断开连接单元 第9章可编程逻辑器件 2.逻辑门的表示方式逻辑门的表示方式逻辑门的表示方式如图93所示。图93逻辑门的表示方
11、式(a)与门;(b)输出恒等于0的与门;(c)或门;(d)互补输出的缓冲器;(e)三态输出的缓冲器 第9章可编程逻辑器件 3.PLD电路的表示法电路的表示法 PLD编程后的电路表示法如图94所示。它完成的逻辑功能为 它们分别是同或门和异或门。第9章可编程逻辑器件 图94 PLD电路的表示法 第9章可编程逻辑器件 9.2可编程逻辑阵列可编程逻辑阵列(PLA)任何一个逻辑函数都可以变换成与或表达式，即可用一级与逻辑电路和一级或逻辑电路来实现。可编程逻辑阵列(PLA)主要由与阵列、或阵列和输出缓冲器组成。可编程逻辑阵列(PLA)的基本电路结构如图95所示。其中,与阵列最多可以产生8个可编程的乘积项，
12、或阵列最多可以产生4个组合逻辑函数。按图95中编程后的电路连接情况，当OE=0时，可以得到 第9章可编程逻辑器件 图95中没有触发器，因此这种PLA只能用于设计组合逻辑电路。PLA的与阵列和或阵列都可编程，由于PLA编程复杂，支持PLA的开发软件较少，因此PLA没有得到广泛的应用。第9章可编程逻辑器件 图95PLA的基本电路结构 第9章可编程逻辑器件 9.3可编程阵列逻辑可编程阵列逻辑(PAL)9.3.1PAL的基本组成的基本组成可编程阵列逻辑(PAL)是用双极型工艺制造的熔丝编程方式的PLD器件。可编程阵列逻辑(PAL)器件由可编程与阵列、固定或阵列和输出电路组成。最简单的形式如图96所示，
13、图中没有附加其它的输出电路。在未编程之前，与阵列的所有交叉点上均有熔丝接通，编程后有用的熔丝保留，无用的熔丝将被熔断。图97所示为编程后的PAL的内部电路结构。第9章可编程逻辑器件 第9章可编程逻辑器件 图96PAL的基本电路结构 第9章可编程逻辑器件 图97编程后的PAL的内部电路结构第9章可编程逻辑器件 9.3.2PAL的输出电路结构的输出电路结构PAL的输出电路结构和反馈形式不同，可以分成五种不同的类型。1.专用输出结构专用输出结构PAL的输出端可以是一个与或门或与或非门，还可以采用互补输出结构。图98所示的PAL的输出电路是具有互补输出的专用输出结构，只能用于产生组合逻辑电路。属于与或
14、门结构的器件有PAL10H8、PAL14H4，属于与或非门结构的器件有PAL10L8，属于互补输出结构的器件有PAL16C1等。第9章可编程逻辑器件 图98具有互补输出的专用输出结构 第9章可编程逻辑器件 2.可编程输入可编程输入/输出结构输出结构PAL的输出端是一个具有可编程控制端的三态缓冲器。图99所示的PAL的输出电路是可编程输入/输出结构，只能用于产生组合逻辑电路，有三态控制可实现总线连接，可将输出作输入用。属于这种结构的器件有PAL16L8、PAL20L10等。第9章可编程逻辑器件 图99可编程输入/输出结构 第9章可编程逻辑器件 3.寄存器输出结构寄存器输出结构PAL的输出端包括三
15、态缓冲器和D触发器。图910所示的PAL的输出电路是寄存器输出结构，可以用于产生时序逻辑电路。属于这种结构的器件有PAL16R4、PAL16R6、PAL16R8等。第9章可编程逻辑器件 图910寄存器输出结构 第9章可编程逻辑器件 4.异或输出结构异或输出结构PAL的输出端包括三态缓冲器和异或门。图911所示的PAL的输出电路是异或输出结构，可便于对“与或”输出求反，用于产生时序逻辑电路。属于这种结构的器件有PAL20X4、PAL20X8、PAL20X10等。第9章可编程逻辑器件 图911异或输出结构 第9章可编程逻辑器件 5.运算反馈结构运算反馈结构PAL的输出端包括三态缓冲器、异或门和一组
16、反馈电路。图912所示的PAL的输出电路是运算反馈结构，可产生A、B的16种算术、逻辑运算，用于产生时序逻辑电路。属于这种结构的器件有PAL16X4、PAL16A4等。第9章可编程逻辑器件 图912运算反馈结构 第9章可编程逻辑器件 9.4通用阵列逻辑通用阵列逻辑(GAL)通用阵列逻辑(GAL)器件和PAL器件都是与阵列可编程或阵列固定。但GAL器件的结构、工艺、性能与PAL器件相比有了很大改进。通用阵列逻辑器件(GAL)具有与或阵列结构，采用电可擦除CMOS(E2CMOS)工艺，具有低功耗、电可擦除反复编程、速度快等特点，另外在输出部分采用了逻辑宏单元OLMC(OutputLogicMacr
17、oCell)结构，通过编程可使输出处于不同工作状态，增加了器件的通用性。第9章可编程逻辑器件 9.4.1GAL的基本结构的基本结构GAL器件的型号不多，常见的GAL器件型号如16V8和20V8，其基本电路结构大致相同，只是器件引脚数和规模不同，它们都具有可编程的与阵列和固定的或阵列。另外，还有一类GAL，其与阵列和或阵列均可编程，如GAL39VS。现以GAL16V8为例进行介绍，其结构图如图913所示。第9章可编程逻辑器件 图913GAL16V8的结构图 第9章可编程逻辑器件 由图913可以看出，GAL16V8由一个3264位的可编程与阵列、8个OLMC、10个输入缓冲器、8个三态输出缓冲器和
18、8个反馈/输入缓冲器等组成。引脚29是输入端，引脚1219由三态门控制，既可以作输出端又可以作输入端，是一种IO引出结构，所以GAL16V8最多有16个输入、8个输出。引脚1不加入与阵列，是专门用做时钟输入的端子。而引脚11则是输出的使能输入端。GAL器件没有独立的或阵列结构，而是将各个或门放在各自的输出逻辑宏单元(OLMC)中。第9章可编程逻辑器件 9.4.2输出逻辑宏单元输出逻辑宏单元(OLMC)结构结构输出逻辑宏单元(OLMC)的结构图如图914所示。GAL16V8器件共有8个输出逻辑宏单元(OLMC)，每一个OLMC对应一个IO引脚。引脚n对应的输出逻辑宏单元（n）的内部结构如图914
19、虚线框中所示。第9章可编程逻辑器件 图914输出逻辑宏单元(OLMC)的结构图 第9章可编程逻辑器件 由图914可知，一个输出逻辑宏单元(OLMC)包括一个D触发器和一个8输入端的或门以及控制或门输出极性的异或门，此外还有4个多路选择器和2个辅助门。或门的输入来自可编程与阵列，每个输入对应于一个乘积项，即对应与阵列中一个与门的输出。所以或门输出为8个与门输出之和。或门输出送至异或门的一个输入端，异或门的另一输入XOR（n）来自器件“结构控制字”中的1位信号。若XOR（n）=0，则或门输出极性不变，输出端输出低电平有效；若XOR（n）=1，则或门输出极性变反，输出端输出高电平有效。第9章可编程逻
20、辑器件 4个多路数据选择器受结构控制字中的信号AC0、AC1（n）、AC1（m）的控制。乘积项多路选择器PTMUX决定或门的第一个输入是否来自与阵列中的一个积项。选择信号是结构控制字中的AC0和AC1（n）。三态控制多路选择器TSMUX用于控制三态门的选通信号。输出多路选择器OMUX用于选择输出信号是组合的还是寄存的。若选择异或门输出，则适用于构成组合电路；若选择D触发器输出，则适用于时序电路。反馈源多路选择器FMUX决定反馈信号的来源。第9章可编程逻辑器件 OLMC有五种可编程的工作组态，每个宏单元的工作组态由结构控制字中的SYN、AC0、AC1（n）和XOR（n）等信号决定。在五种工作组态
21、中，三种为组合电路类型，它们是：专用输入模式、组合输出模式、选通组合输出模式；另外两种为时序电路类型，即时序电路中的组合输出模式和寄存器输出模式。(1)专用输入模式的特点是：三态门控制端接地，或门输出被阻断，此时外引脚可作输入端使用。第9章可编程逻辑器件(2)组合输出模式的特点是：三态门控制端为高电平，或门输出将立即反映到输出引脚，这是一种典型的组合逻辑电路结构。(3)选通组合输出模式的特点是：三态门控制端接一个与门输出端，在逻辑设计时，注意要设计一个三态门控制端的逻辑式，还有一个反馈输入通道，使该输出引脚的信号作为输入变量进入与门阵列。(4)时序电路中的组合输出模式的特点是：在选通组合输出模
22、式的基础上，GAL16V8构成一个时序逻辑电路，使得异或门的输出不经过触发器而直接送输出端。至少有一个OLMC是寄存器输出，其CLK和OE的信号来自时序电路中的组合输出模式的OLMC。第9章可编程逻辑器件 (5)寄存器输出模式的特点是：或门输出端与一个内部触发器的D端连接，由该触发器的Q端引出通向与阵列的反馈输入，形成该输出触发器的状态信号。第9章可编程逻辑器件 通用阵列逻辑器件(GAL)的输入端有输入缓冲器，输出端有输出缓冲器，其输入和输出特性如下：(1)GAL是一种较为理想的高输入阻抗器件，其内部的输入电路具有滤除噪声和静电保护功能。为了降低功耗和抑制外界干扰，未使用的输入端不应悬空，可以
23、接电源或接地。(2)GAL输出缓冲级能驱动较大的负载，起到隔离的作用，实现对输出的三态控制；同时不会发生CMOS电路的锁定作用，具有软开关特性，即能有效地降低公共电源线上的电流变化率，以减少在电源线和地线寄生电感上产生的噪声电压。第9章可编程逻辑器件 9.5CPLD、FPGA可编程逻辑器件可编程逻辑器件9.5.1CPLD可编程逻辑器件可编程逻辑器件EPLD和CPLD是从PAL、GAL发展起来的阵列型高密度PLD（HDPLD）器件，它们大多采用了CMOSEPROM、E2PROM和快闪存储器等编程技术，因而具有高密度、高速度和低功耗等特点。目前主要的半导体器件公司各自生产的高密度PLD产品都有自己
24、的特点，但总体结构大致是相同的。大多数EPLD、CPLD器件中至少包含了三种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线。第9章可编程逻辑器件 1.可编程逻辑宏单元可编程逻辑宏单元逻辑宏单元内部主要包括与或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。EPLD器件与GAL器件相似，其逻辑宏单元同I/O做在一起，称为输出逻辑宏单元，但其宏单元及与阵列数目比GAL大得多。CPLD器件的宏单元在内部，称为内部逻辑宏单元。逻辑宏单元的特点如下：(1)多触发器结构和“隐埋”触发器结构。GAL器件的每个输出宏单元只有一个触发器，而EPLD和CPLD的宏单元内通常含有两
25、个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相连。这些不与输出端相连的触发器就称为“隐埋”触发器。第9章可编程逻辑器件(2)乘积项共享结构。在PAL和GAL的与或阵列中，每个或门的输入乘积项最多为7个或8个，当要实现多于8个乘积项的与或逻辑函数时，必须将与或函数表达式进行逻辑变换。在EPLD和CPLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时,可以借助可编程开关将同一单元(或其它单元)中的其它或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项供其它宏单元使用和共享。第9章可编程逻辑器件(3)异步时钟和时钟选择。一般GAL器件只能实
26、现同步时序电路。在EPLD和CPLD器件中，各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网络进行选择；此外，逻辑宏单元内触发器的异步清零和异步置位也可以用乘积项进行控制，因而使用更加灵活。第9章可编程逻辑器件 2.可编程可编程I/O单元单元输入输出单元，简称I/O单元，它是内部信号到I/O引脚的接口部分。由于阵列型HDPLD通常只有少数几个专用输入端，大部分端口均为I/O端，而且系统的输入信号常常需要锁存，因此I/O常作为一个独立单元来处理。I/O单元一般由三态输出缓冲器、输入缓冲器、输入寄存器锁存器和几个可编程的数据选择器组成。根据这些数据选择器编程状态的组合
27、，可以得到各种不同的I/O单元组态。第9章可编程逻辑器件 3.可编程内部连线可编程内部连线可编程内部连线的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络。各逻辑宏单元通过可编程连线接收来自专用输入或输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。第9章可编程逻辑器件 9.5.2FPGA现场可编程门阵列现场可编程门阵列FPGA是20世纪80年代中期出现的高密度可编程逻辑器件。与前面所介绍的阵列型可编程逻辑器件不同，FPGA的结构类似于掩膜可编程门阵列(MPGA)，它由许多独立的可编程逻辑模块组成
28、，用户可以通过编程将这些模块连接起来实现不同的设计。FPGA兼容了MPGA和阵列型PLD两者的优点，因而具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。FPGA具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列组成，并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。下面以Xilinx的FPGA为例，分析其结构特点。第9章可编程逻辑器件 FPGA一般由三种可编程电路和一个用于存放编程数据的静态存储器(SRAM)组成。这三种可编程电路是：可编程逻辑块(ConfigurableLogicBlock,CLB)、输入输出模块(I/OBlock,IOB)和互连资源(Interconnec
29、tResource,IR)。FPGA的基本结构如图915所示。第9章可编程逻辑器件 图915FPGA的基本结构 第9章可编程逻辑器件 1可编程逻辑块可编程逻辑块(CLB)可编程逻辑块(CLB)是FPGA的主要组成部分，是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个芯片。如在Xilinx公司的X2064中有64个CLB，排列成88的矩阵，每个CLB主要由组合逻辑电路、触发器、数据选择器等电路组成，如图916所示。CLB本身包含的组合电路和触发器可构成小的时序电路；将许多CLB组合起来可形成大系统。第9章可编程逻辑器件 图916CLB的电路结构 第9章可编程逻辑器件 2.可编程
30、输入输出模块可编程输入输出模块(IOB)可编程输入输出模块(IOB)主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周，提供器件引脚和内部逻辑阵列之间的连接。如X2064的IOB主要由输入触发器、输入缓冲器和输出触发锁存器、输出缓冲器组成，如图917所示。每个IOB控制一个引脚，它们可被配置具有输入、输出或双向IO功能。第9章可编程逻辑器件 图917IOB的电路结构 第9章可编程逻辑器件 3.互连资源互连资源可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成各种具有复杂功能的系统。IR主要由许多金属
31、线段构成，这些金属线段带有可编程开关矩阵（SM），通过自动布线实现各种电路的连接。FPGA内部的互连资源结构如图918所示。第9章可编程逻辑器件 图918FPGA内部的互连资源 第9章可编程逻辑器件 4.SRAMFPGA的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的SRAM上。基于SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据，配置数据可以存储在片外的EPROM或其它存储体上。用户可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。数据可先放在EPROM或PC中，通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的S
32、RAM中。“装载”结束后，进入编程设定的工作状态。每次停电后，SRAM中的数据消失，下次工作仍需重新装载。第9章可编程逻辑器件 9.6可编程逻辑器件的开发技术可编程逻辑器件的开发技术可编程逻辑器件的设计是指利用开发软件和编程工具对器件进行开发的过程。开发系统由硬件和软件组成，硬件包括计算机和编程器，软件包括开发环境（软件平台），可使用VHDL、VerilogHDL、真值表、方程式、电路逻辑图（Schematic）和状态转换图（FSM）进行编程。PLD的设计步骤包括设计输入、设计处理和模拟仿真等。PLD的设计流程如图919所示。第9章可编程逻辑器件 图919PLD的设计流程 第9章可编程逻辑器件
33、 1.设计输入设计输入设计输入就是将所设计的电路以开发软件要求的某种形式表示出来并输入到计算机的过程。常用的输入形式有：(1)原理图输入。使用元件符号和连线等描述，比较直观，但设计大规模的数字系统时则显得繁琐。(2)硬件描述语言输入。逻辑描述功能强，便于移植，已成为国际标准。常用的硬件描述语言有VHDL和VerilogHDL。第9章可编程逻辑器件 2.设计处理设计处理设计处理是器件设计的核心，在设计处理过程中，编程软件将对设计输入文件进行逻辑化简、综合和优化，最后生成编程用的编程文件。其主要步骤包括：(1)综合和优化。优化就是将逻辑化简，去除冗余项，减少设计所耗用的资源。综合就是将模块化、层次
34、化设计的多个文件合并为一个网表，使设计层次平面化。(2)映射。映射就是把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块的形式。(3)布局与布线。布局与布线就是将已分割的逻辑小块放到器件内部逻辑资源的具体位置并利用布线资源完成各功能块之间的连接。(4)生成编程文件。生成编程文件就是生成可供器件编程使用的数据文件。第9章可编程逻辑器件 3.模拟仿真模拟仿真模拟仿真是对设计方案的检验，主要包括：(1)功能仿真，即在设计输入后，选择具体器件进行逻辑功能验证，不考虑信号传输和器件的延时。(2)时序仿真，即在选择了具体器件并完成布局、布线后进行的时序关系仿真，不同器件的内部延时不一样，不同布局、布线的延时也会有比较大的不同。(3)在线验证，即利用实现手段测试器件最终功能和性能指标。
