1、1 1数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计2 2对于一个具有p位整数，n位小数的r（r2）进制数D，有Dr =dp-1.d1d0.d-1.d-n若 r=2, 则 D2r进制数左移1位相当于？r制数数右移2位相当于？推广： D8 = d i 8i D16= d i 16i 数制与制r：基数例：( 1011.01 )2 = ( )10 ( 45)10 = ( )23 3二制八制，二制十六制方法：位数替法A3B.0D16 = ( )2 = ( )8 常用按位数制的F1C.A16 = ( )10 4 4非十制数的加法和减法逢r1（r是基数）两个二
2、制数的算运算加法：位1+1=10减法：借位101=1 11010+10111 = ?5 5有符号数的表示原码最高有效位表示符号位（0=正，1=）零有两种表示（+0、0）n位二制表示范：(2n-11)+(2n-11)补码n位二制表示范：2n-1+(2n-11)零只有一种表示反码6 6二进制的原码、反码、补码正数的原、反、 表示相同数的原表示：符号位1数的反表示：符号位不，其余在原基上按位取反在|D|的原基上按位取反（包括符号位）数的 表示：反+1MSB的权是2n1有符号数的表示 ( 11010 )补 = ( )107有符号数的表示符号数改符号：1.改符号意味着符号数生化，相当于在原来的符号数前面
3、加一个号（-）；2.符号数化可以按三种表达方式（制）化：3.原表达改最高位（符号位）；4.反表达改每一位；（取反）5. 表达改每一位，然后在最低位加1；（取）6.注意：取操作忽略最高位的位（保持位数不）。78有符号数的表示例：-2310=（）7位原=（）8位例：已知X=010100，Y=101010，求(X/2)8位，(Y/2)8位，(-X)8位，(-Y)8位，(-2Y)8位899加法：按普通二制加法相加减法：将减数求，再相加溢出于二制 ，加数的符号相同，和的符号与加数的符号不同。二进制补码的加法和减法10已知8位二制数A、B的 表达A=10110100,B=00100111；A-B=（）。A
4、）11011011B）11001101C）01110011D）1000110110二制 的加法和减法-A+B补=（ ）对100个符号进行二进制编码，至少需要（）位二进制编码。A）6B)7C)8D)911二制n位二制串可以表达最多2n种不同的象；表达m种不同象至少需要多少位二制数据串？ 与数制的区。在数制表达中，二制串表达具体数量，可以比大小，小数点前的MSB和小数点后的LSB的0通常可以去掉（有符号数除外）；在制表达中，二制串表达的是象的名称，不能比大小，MSB和LSB的0不能去掉。1112二制BCD十制数的二制 。常用的：1）有 ：8421，2421 关系？2）无 ：余3例：47.810=?
5、8421BCD=?2421BCD=?余310001001.00118421BCD=?101213二制奇偶校 （可靠性 ）奇校和偶校的概念例：若采用奇校，信息 01111011的督元（）。偶校？131414数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计1三种基本运算：与、或、非。运算的先序例：，当A=0，B=0，C=0，求F的。2复合运算（路符号）与非运算：或非运算与或非运算异或运算（性）同或运算15 代数中的运算已知有二输入逻辑门，输入A、B与输出F,若满足A=1,B=1时,F=0，则A,B与F之间的逻辑关系可能是()。A）异或B）同或C）与非D）
6、或非16 代数中的定理1基本公式明方法：完全法（）法2异或、同或 的公式偶数个量的“异或”和“同或”互。奇数个量的“异或”和“同或”相等。多个常量异或，起作用的是“1”的个数，有奇数个“1”，果“1”。多个常量同或，起作用的是“0”的个数，有偶数个“0”，果“1”。161000个“1”和999个“0”异或后再与999个“0”同或，结果是。1717几点注意不存在量的指数AAAA3允提取公因子AB+AC=A(B+C)没有定除法ifAB=BCA=C?没有定义减法ifA+B=A+CB=C?A=1, B=0, C=0AB=AC=0, ACA=1, B=0, C=1错！错！18 代数中的基本18代入定理：
7、 在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。XY + XY = X(A+B)(A(B+C) + (A+B)(A(B+C) = (A+B)1919反演 ：与或，01，量取反遵循原来的运算先次序不属于个量上的反号保留不偶与或；01 不能破坏原来的运算序（先）偶原理若两 式相等，它的偶式也相等 代数中的基本20 代数中的基本20例：写出下面函数的对偶函数和反函数 F = ( A(B+C) + (C+D) )+AD正逻辑约定和负逻辑约定互为对偶关系一个电路，在正逻辑下的逻辑函数为AB+CD，则在负逻辑下，其对应的逻辑函数为()。21 函数的
8、表示方法一个函数可以有5种不同的表示方法：真表、表达式、 、波形和卡。要求：能 行相互 。比如：写出某函数的真表；画出某函数的 路；已知某路的波形，写出路的真表；212222 函数的准表示法最小项n量最小是具有n个因子的准乘n量函数具有2n个最小全体最小之和1任意两个最小的乘 0ABCABCABCABCABCABCABCABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C乘积项2323 函数的准表示法最大项n量最大是具有n个因子的准和n量函数具有2n个最大全体最大之 0任意两个最大的和1A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B
9、+CA+B+C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C求和项2424ABCABCABCABCABCABCABCABC最 小 项m0m1m2m3m4m5m6m70 0 0 00 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABC编号A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CM0M1M2M3M4M5M6M7最 大 项例：四个变量可以构成()个最小项，它们之和是()。最小项m5和m10相与的结果为（）。例：n个变量构成的所有最小项之和等于（）；n个变量所构成的所有最
10、大项之积等于（）。2525最大与最小之的关系11101001G0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0A B CF(ABC) = A+B+CMi = mimi = Mi标号互补2626最大与最小之的关系、 Mi = mi ； mi = Mi ；、一个n变量函数，既可用最小项之和表示， 也可用最大项之积表示。两者下标互补。、某逻辑函数 F，若用 P项最小项之和表示， 则其反函数 F 可用 P 项最大项之积表示， 两者标号完全一致。27已知 函数F=A+BC，与函数的最小列表表达式F(A,B,C)=()，最大列表表达式F(A,
11、B,C)=()例：写出下列函数的反函数和对偶函数：最大与最小之的关系28逻辑函数的化简什么是最简项数最少每项中的变量数最少卡诺图化简公式法化简29公式法化并法： 利用 AB+AB=A(B+B)=A吸收法： 利用 A+AB=A(1+B)=A消法： 利用 AB+AC+BC = AB+AC消因子法：利用 A+AB = A+B配法： 利用 A+A=A A+A=130卡 化步：填写卡圈：找出可以合并的最小保每个圈的范尽可能大、圈数尽可能少方格可重复使用，但不要重叠圈 ：写出化后的各乘消掉既能0也能1的量保留始 0或始 1的量积之和形式： 0 反变量 1 原变量思考：和之积形式？31最小积之和：圈1最小和
12、之积：圈0；F取非后圈1再取非。例：求F1的最简与或表达式例：求F的积之和的最简式及和之积的最简式。 卡诺图化简3232某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（）。A) 该逻辑函数的最简与或式B) 该逻辑函数的积之和标准型C) 该逻辑函数的最简或与式D) 该逻辑函数的和之积式卡诺图化简对于一个逻辑函数，下列哪个说法是正确的（)。a)最简表达式可能是和之积也可能是积之和形式b)最简表达式就是最简积之和表达式c)最简表达式就是最简和之积表达式d)最简积之和与最简和之积一样简单33非完全描述 函数及其化无关束：不可能出的取 合所 的最小；任意：出以后函数的可任意定的
13、取 合所 的最小；无关：束和任意的称。非完全描述 函数具有无关的 函数3334非完全表述 函数的化无关既可以作“0”理，也可以当作“1”理注意：卡 画圈圈中不能全是无关；不必圈无关而画圈。例：F=AD+BCD+ABCD，入束条件AB+AC=0最小？最小和？34非完全描述 函数及其化3535数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计36合路的问题描述逻辑抽象选定器件类型函数化简电路处理函数式变换电路实现真值表或函数式用门电路用MSI组合电路或PLD37举例用74x138实现38例设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系
14、：当3X6时，Z=X+1;当X6时，Z=3。用一片38译码器74x138和少量门实现该电路。举例39举例设计一个四舍五入电路，输入A3A2A1A0为8421BCD码，表示一个十进制数X，F为输出。当X5时，F=1；X5时，F=0。用与或两级门电路实现下面电路功能二选一多路复用器（Y=SD1+SD0）40冒生原因：静冒：静1型冒：或入端同向相反方向化，致0尖峰。表达：A+A；静0型冒：与入端同向相反方向化，致1尖峰。表达：AA；判断方法：（与或构路中的静1型冒）卡中的相切象：若某一“与”中的一个最小与另一“与”中的一个最小相，可能会出冒；消除：于相切界，增加一致（冗余），消除相切象；将上述相的最
15、小合并新的“与”，可起到抑制冒的作用；40411)写出下面电路的逻辑表达式；2）找出电路的所有静态冒险。按照逻辑式实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为。4242数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计若JK触器原 “1”，控制入J=K=1，当有效 作用后状Q*=（）。44 同步状机构下一状态逻辑F状态存储器时钟输出逻辑G输入输出时钟信号激励当前状态下一状态：F（当前状态，输入）输出：G（当前状态，输入）组合电路状态存储器：由激励信号得到下一状态激励方程驱动方程输出方程转移方程MEALY（米立）型MOORE（摩
16、尔）型4545试分析下图所示电路的逻辑功能。1.分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态/输出表。（状态Q1Q2=0011使用状态名AD）。2.假设机器的起始状态为00，请写出当输入X=110011时的输出序列Z。4646 用D触发器设计一个时钟同步状态机，它的状态/输出表如下表所示。使用两个状态变量（Q1和Q2），状态赋值为A=00，B=11，C=10，D=01。写出转换表、激励方程式和输出方程式，画出电路图。SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0S*，Z时钟同步状态机设计4747计数器：例：在某计数器的输出端观察到下图所示的波形，试确定该计
17、数器的模。某自然二进制加法计数器，其模为16，初始状态为0000，则经过2008个有效计数脉冲后，计数器的状态为（ ）。 (a) 0110 (b) 0111 (c) 1000 (d)1001 484位二制数器74x16374x163的功能表01111CLK工作状态同步清零同步置数保持保持,RCO=0计数CLR_LLD_LENPENT0111 0 1 0 1 174x161异步清零计数器芯片49分析下面电路的模为多少？ CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16301+5VCLOCK模12计数器QD：12分频占空比505050移位寄存器数器D0 = F ( Q
18、0 , Q1 , , Qn-1 )反馈逻辑DQCKQDQCKQDQCKQDQCKQCLKFF0FF1FF2FF3一般结构：5151计数器：用移位寄存器实现。环形、扭环形。要实现一个模为8的计数器，至少需要（ ）个触发器；若用环形计数器实现，需要（ ）位移位寄存器，或用（ ）位移位寄存器构成的扭环形计数器实现。n个触发器构成的最大长度线性移位寄存器型计数器（LFSR），其计数长度为（ ）。4级扭环形计数器（Johnson Counter）的状态转换图中无效状态有（ ）个。5252序列检测器：试画出1101序列检测器的状态图或状态表。（可重叠，不可重叠）（MEALY型，MOORE型）设计一个MEA
19、LY型序列检测器，它有1个输入x和一个输出z，当且仅当输入x是1111或1001时，输出z为1；否则z=0。序列允许重叠。画出该电路的状态转换图。例如：x：010111100110011111z：0000001001000100115353序列发生器 用于产生一组特定的串行数字信号计数器+组合电路反馈移位寄存器例：用一片74X163和一片74X151及一个逻辑门电路设计1001011序列发生器。例：使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（ ）。54用4位双向移位寄存器74x194 完成一个率相同的四相脉冲生器，四相脉冲Q3、Q2、Q1、Q0出波形如所示。（2011年考研）用扭环型计数器实现演讲完毕，谢谢观看！
