1、集成电路设计课程设计课程教学大纲Course Project for IC Design课程编号：DZ240060 适用专业：集成电路设计与集成系统先修课程： 学 分 数：2 总学时数：2周 实验（上机）学时：2周考核方式：系考执 笔 者：孟李林 编写日期：2010-07-2 一、课程性质和任务本课程设计属于实践课程，主要针对集成电路设计与集成系统专业本科生，是重要的实践教学环节，应安排在第七学期后两周。通过本课程的实践学习，使学生巩固数字集成电路设计、CMOS模拟集成电路设计、EDA技术实验等课程所学知识，熟练掌握集成电路设计的流程，熟练使用集成电路设计流程中的相应EDA工具软件，使学生初步
2、具有对集成电路设计的综合能力和实践能力。二、 课程教学内容和要求课程设计要求学生根据指导教师布置的设计题目，使用EDA工具完成集成电路设计全部设计流程，包括：选题，需求分析，技术规范制订，详细方案设计，电路设计，设计功能仿真，电路综合，静态时序分析，版图设计等。通过本课程的训练，使学生对集成电路设计流程有较完整和深入的认识和理解，能够熟练掌握和应用相关的EDA实现工具，培养学生初步的集成电路综合设计能力和较好的学习与实践能力。第一章 选题由教师提供设计题目，学生自己选题，完成IC设计流程的实践学习第二章 需求分析、技术规范制订对选题进行需求分析，提出合理的设计需求，制订相应的技术规范。掌握功能
3、的定义和特点取舍，掌握接口的划分和接口时序的制定。第三章 详细方案设计熟悉设计方案编写格式。针对所选题目，编写出详细设计方案。第四章 电路设计熟练掌握HDL，针对设计需求，采用HDL进行电路设计。第五章 设计功能仿真熟悉仿真工具的使用。熟练应用EDA仿真工具进行设计功能仿真验证。第六章 电路综合理解电路综合的概念。理解Tcl语言，掌握综合约束脚本的写法。熟悉电路综合工具，完成设计电路的综合。第七章 时序分析理解静态时序分析中基本概念。掌握PT工具的基本使用方法。采用EDA仿真工具对所设计的电路进行时序仿真验证。第八章 版图设计熟悉EDA版图设计工具。采用EDA版图设计工具完成设计电路的版图设计
4、，包括：布局（P&R）、参数提取、设计规格检查(DRC、ERC)、版图与网表的一致性检查(LVS)。三、各教学环节的学时分配本课程设计属于实践课程，教学环节集中安排在2周进行。为保证达到预计的教学目的，课程设计可以分组进行，以小组为单位分别进行资料的收集、方案论证、实验及改进。具体实践教学的学时分配如下表：项目章节主要内容学时分配讲课习题课实验上机合计第一章选题33第二章需求分析、技术规范制订1212第三章详细方案设计639第四章电路设计66第五章设计功能仿真66第六章电路综合66第七章时序分析1212第八章版图设计66合计3243360四、实验部分教学内容和要求1、实验所需设备及材料序号环境
5、、设备名称数量备注1工作站1每人一套2EDA仿真工具（Ncverilog/Ncsim）13EDA综合工具（Design Compile）14EDA时序分析工具（PrimeTime）15EDA版图设计工具（Silicon Ensemble/Apollo/Astro）1五、本课程与其它课程的联系本课程设计的先修课程为：数字电路与逻辑设计,Verilog HDL数字系统设计,数字集成电路设计,模拟集成电路设计,EDA技术实验等。通过本课程设计的实践学习使学生达到巩固数字集成电路设计、CMOS模拟集成电路设计、EDA技术实验等课程所学知识。六、建议教材及参考资料（1） Cadence NC-Verilog说明书（2） Synopsys DC 培训教材（3） Synopsys PT 培训教材（4） 崔凯译，Tcl/Tk 编程权威指南，中国电力出版社，2002.6（5） 相关EDA工具软件学习手册，工具帮助信息等
