1、电平信号及接口电路摘要：介绍了目前数字信号设计中，IC 芯片常用电平的原理、应用及各种电平信号相互转换的实现方法， PCB布线技巧等。关键词： TTL、 CMOS、 ECL、 PECL、 LVPECL、 LVDS、 CML概述随着数据传输业务需求的增加，如何高质量的解决高速IC 芯片间的互连变得越来越重要。从目前发展来看， 芯片主要有以下几种接口电平：TTL（LVTTL ）、CMOS 、ECL 、PECL 、LVPECL、LVDS 等，其中 PECL 、LVPECL、LVDS 主要应用在 高速芯片 的接口， 不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的结构及性能
2、参数对分析电路是十分必要有益的， 本文正是从各种电平信号的性能参数开始，结合参考资料对电平信号的互连进行介绍。4.0VPECL (+5.2V)3.0VCMOS (+5V)2.5V2.0VLVPECL (+3.3V)1.5V1.0VTTL, LVTTL0.5V(+5V, +3.3V)LVDS(+3.3V)-0.5V-1.0VECL, LVECL-1.5V(-5.2V, -3.3V)图 1 常用电平信号图 1 展示了各种电平信号的差异 : 方波的振幅表示逻辑高低电平值， 括号中的电压值表示电源电压值。下面先介绍一下电路的相关基本概念：（1）输出高电平（VOH ）：逻辑电平为1 的输出电压，相应的输
3、出电流用I OH 表示。（2）输出低电平（VOL ）：逻辑电平为0 的输出电压，相应的输出电流用I OL 表示。（3）输入高电平（VIH ）：逻辑电平为1 的输入电压，相应的输入电流用IIH 表示。（4）输入低电平（VIL ）： 逻辑电平为0 的输入电压，相应的输入电流用I IL 表示。（ 5）关门电平（ V OFF）：保证输出为标准高电平V SH（出厂时厂家给出）的条件下所允许的最大输入低电平值。（ 6）开门电平（ V ON ）：保证输出为标准低电平 V SL（出厂时厂家给出）的条件下所允许的最小输入高电平值。（ 7）低电平噪声容限（ V NL ）：是保证输出高电平的前提下，允许叠加在输入低
4、电平上的最大噪声电压，其数值为关门电平 V OFF 与输入最小低电平的差值。（ 8）高电平噪声容限（ V NH ）：是保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压，其数值为输入最大低电平与开门电平V ON 的差值。(9) 输出差分信号1. TTL 电路与 CMOS 电路1.1TTL 电路TTL 电路是晶体管 -晶体管逻辑电路的英文缩写 （ Transister-Transister-Logic ），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。(输入端和输出端都用三极管的电路，是一种饱和型电路，开关速度较高)，电源电压Vcc = +5V 。当V
5、cc= +3.3V 时，称作 LVTTL 电路。 从六十年代开发成功第一代产品以来现有以下几代产品。第一代 TTL 包括 SN54/74 系列，（其中54 系列工作温度为 - 55 +125 ，74 系列工作温度为 0 +75)，低功耗系列简称lttl ，高速系列简称HTTL。第二代 TTL 包括肖特基箝位系列（ STTL)和低功耗肖特基系列（LSTTL）。第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗 STTL（ ALSTTL）。由于 L STTL 和 ALSTTL的电路延时功耗积较小， STTL和 ASTTL速度很快，因此获得了广泛的应用。各类 TTL 门电路的基本
6、性能：系列延时 (ns)功耗 (mw)第标准54/741010一低功耗54L/74L331代高速54H/74H622第STTL54S/74S320二LSTTL54LS/74LS9.52代第ASTTL54AS/74AS1.522三ALSTTL54ALS/74ALS41代1.2CMOS 电路CMOS 电路 (Complementary Metal-Oxide-Semiconductor Transistor)即互补金属氧化物半导体。采用该工艺大大提高了电路的集成度。CMOS集成电路主要由场效应管构成，包括P 沟道MOS ，N 沟道MOS ， 互补MOSCMOS集成电路。具有功耗低、工作电源电压范围
7、宽（5 15V ）、抗干扰能力强，逻辑摆幅大以及输入阻抗高、扇出能力强等特点，在低功耗场合得到及广泛的应用。当电源电压为 +3.3V 时称为 LVCMOS 电路。普通 CMOS 门电路产品为 HC 系列（如两输入与门： 74HC08 ）。TTL与CMOS电路主要应用在对速度要求不是太高（速度小于50M ）的情况下。下表是TTL的输入输出电平参数（VCC=5V， 3.3V ）VOH （V ）VOL （V ）VIHVIL最小值最大值最小值最大值最小值最大值下表是TTLLVTTLCMOS2.40.42.02.40.42.05.5-0.5的输入输出电平参数（VCC=2.0V/3.0V/4.5V/6V）
8、0.80.8VCCVOH （V ） VOL （V ） VIHVIL最小值最大值最小值最大值2.0V1.90.11.50.53.0V2.480.262.10.94.5V3.980.263.151.356.0V5.480.264.21.8(该表是某CMOS 器件的特性参数，具体参数应该相应参考器件手册)2. ECL 、 PECL 、LVPECL 接口电路21 ECL/PECL 电路211ECL 电路是 ECL 电路是射极耦合逻辑（ Emitter Couple Logic ）集成电路的简称。与TTL电路不同， ECL 电路的最大特点是其基本门电路工作在非饱和状态所以， ECL 电路的最大优点是具有
9、相当高的速度这种电路的平均延迟时间可小至200ps以下，工作频率高达 3GHz 。输入极是差动放大电路， 输出极是共集极放大，用来放大输出电流及降低输出阻抗。所有逻辑电平都是以Vcc为零点。2 1 2电路结构及工作原理电路结构及工作原理与其它数字集成电路一样，ECL集成电路的逻辑功能也可以归结为基本门电路的工作过程。ECL 集成电路的基本门为一差分管对，其电路形式如右图所示：图中第 I 部分为基本门电路，完成“或/ 或非”功能；第 II 部分为射级跟随器，完成输出及隔离功能；第 III 部分为基准源电路具有温度补偿功能。2 1 3ECL 电平特点：ECL 信号采用负电压供电，电源电压 Vcc
10、为 0V 。具有较低的电压摆幅（即差分电压）：典型值为0.8V, 工作电压范围：2 2. 4PECL（ LVPECL）电平的原理-0.8到-1.6 V 。PECL （ Positive ECL ） 是由 ECL 发展而来， 采用正电源供电， 即 V CC =+5V , V EE = GND 。较 ECL 电路更方便使用。 PECL 信号的摆幅相对 ECL 要小，这使得该逻辑更适合于 高速数据 的串性或并行连接。 PECL 标准最初有 MOTOROLA 公司提出，经过很长一段时间才在电子工业界推广开。LVPECL （Low Voltage ECL）电路是目前使用更广泛的新一代低电压供电的ECL
11、电路。与PECL 电路的基本不同是：V CC =+3.3V供电， V EE = GND 。输出结构图 2是PECL （ LVPECL ）电路的输出结构，包含一个差分对和一对射随器。输出射随器工作在正电源范围内， 其电流始终存在， 这样有利于提高开关速度。 如 Vcc=0V, 把地接到电源 Vee=-5.2V,就构成了 ECL电路。标准的输出负载是 50? 至Vcc-2V 的电平上， 如图 2 中所示，在这种负载条件下， OUT+ 与 OUT- 的静态电平典型值为 Vcc-1.3 V，OUT+ 与 OUT- 输出电流为 14mA ，PECL 结构的输出阻抗很低，典型值为 4 5 ，这表明它有很强
12、的驱动能力，但当负载与 PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。图 2 PECL （ LVPECL ）输出结构输入结构PECL（ LVPECL ）输入结构如图 3 所示，它是一个具有高输入阻抗的差分对。该差分对共膜输入电压需偏置到 Vcc-1.3V 这样允许的输入信号电平动态最大。一般有两种结构。一种是在芯片上已加有偏置电路，另一种则需要外加直流偏置。图 3 PECL(LVPECL) 输入结构PECL/LVPECL/ECL典型参数如下表符号参数LVPECLPECLECL单位V CC+3.3+5.0GNDVV EEGNDGND5.2, 4.5 or
13、3.3VV OH最小输出高电平2.2753.9751.030VV OH典型输出高电平2.3454.0450.955VV OH最大输出高电平2.4204.1200.880VV OL最小输出低电平1.4903.1901.810VV OL典型输出低电平1.5953.2951.705VV OL最大输出低电平1.6803.3801.620VI ot典型输出电流1414mAIoh最大输出电流2525mAV OD最小输出差分电压750mVV ID最小输入差分电压200mV3. LVDS 接口电路LVDS（Low Voltage Differential Signaling）是一种 低摆幅的差分信号技术。它使
14、得信号能在差分 PCB 线对或平衡电缆上以几百 Mbps 的速率传输。LVDS是电流模式驱动输出，可以产生很低的噪声和提供非常低的功耗，电流模式驱动的优点 有： 1.不易于振铃和产生切换尖锋信号；2. 共摸噪声能被接受端抑制其低摆幅和低电流驱动输出实现了低噪声和低功耗。LVDS输入共模电压的偏置范围较广，支持 0 2.4V 的电压范围。 输入差分电压 ( 摆幅 ) 的典型值为200mV。随差分电压的增大，能接受的共模电压幅度减小。以National Semiconductor 公司的DS90LV032芯片为例： 当差分电压为 200mV时，共模电压范围为0.10 2.3V; 当差分电压为 40
15、0mV时，共模电压范围为 0.2 2.2V 。（1） LVDS接口输出结构如图 4 所示：图 4LVDS接口输出结构（2） LVDS 接口输入结构LVDS 输入结构如图5 所示，输入差分阻抗为100 ，为适应共模电压宽范围内的变化，输入极还包括一个自动电平调整电路，将共模电压调整为一固定值，该电路后面是一个SCHMITT触发器，主要是为防止不稳定，设计有一定的回滞特性，后级是差分放大器。图 5LVDS 接口输入结构注意： LVDS 接收端需要终端匹配电阻，没有终端匹配电阻，LVDS 不能工作 。布线时应保证特征阻抗的连续性。下表总结了 LVDS输入与输出技术指标参数符号条件最小典型最大单位LV
16、DS 输出偏置电压V OSV OS=(V OH+V OL) / 21.01.21.475VLVDS 输出差分电压幅度V ODVCC = 3.3V250450mVLVDS 输出差分阻抗80120欧姆LVDS 输出差分电流两差分端相接12mA两差单端到地短接40mALVDS 输入共模 (单端 ) 电压V CM01.22.4VLVDS 输入差分电压幅度V IDV CM = +1. 2 V-100+100mV4. CML 接口电路CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。4.1. CML
17、接口输出结构CML接口的输出电路形式是一个差分对，该差分对的集电极电阻为50 ，如图 3 中所示，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为 16mA ，假定 CML输出负载为一50 上拉电阻，则单端CML输出信号的摆幅为VccVcc-0.4V。在这种情况下，差分输出信号摆幅为800mV ，共模电压为 Vcc-0.2V 。若 CML输出采用交流耦合至 50 负载，这时的直流阻抗由集电极电阻决定，为 50 ， CML 输出共模电压变为 Vcc-0.4V ，差分信号摆幅仍为 800mV 。图 6CML 输出结构2.2. CML 接口输入结构CML 输入
18、结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如下图所示， MAXIM 公司的 CML 输入阻抗为 50 ，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。图 7 CML 输入结构该表为某器件CML 电平的特性参数5.电平接口转换当发送端与接收端的接口电平不一致时需要采取电平转换网络进行转换，其设计准则就是通过电平转换网络的作用使发送端输出的高、低电平数值能够满足接收端的高、低电平的阈值，这样就可以保证接收端的正确接收。电平转换网络主要包括直流耦合 和交流耦合 两种，直流耦合主要是由一些电阻组成，而交流耦合除构成的电阻外，在发送端与接收端之间增加一电容隔离发送端与接收端的直
19、流电平。电平转换中，主要需考虑以下因素：（ 1）接收端的直流偏置电压应固定在芯片所需的电压范围内（ PECL/LVPECL ：VCC-1.3V ；LVDS ： 02.4V, 典型值： 1.2V ）。（ 2） 接收端的输入阻抗等于传输线阻抗（ 3） 低功耗（ 4） 发送端的负载阻抗符合发送端的输出结构，下面根据直流耦合和交流耦合的情况分别介绍（TTL 与 CMOS 间的转换较简单除外）4.1TTL to CMOS前已述及TTL 的 VOH min = 2.4V ，实际上可能达到3.6V 甚至更高， CMOS 的 VIH min = 3.5V ，如果 VOHLVDS间转换4.5LVDS to LV
20、TTL/VCMOS(器件转换 )DS90LV032提供四路 LVDS输入到 LVTTL/COMS接口输出转换。支持开关频率 200MHz。LVDS输入信号直接连结到 DS90LV032的差分信号输入端， 差分输入端通过 100电阻互联，该电阻 RT须紧靠差分输入端，以满足芯片对输入阻抗匹配的要求。电路图如下：图 13DS90LV032实现 LVDS-LVTTL/CMOS间转换4.6LVDS to LVDS由于 LVDS 的输入与输出都是内匹配的，所以LVDS 间的连接可直接连接，如图12 所示。图 14 LVDS 间连接4.7PECL （ LVPECL ） to LVDS（直流耦合）原理图如下
21、：图 15 PECL to LVDS配置原理 : A 点直流偏置电平为VCC-2V （PECL 标准输出电压）; B 点直流偏置电平V B 为0V2.4V (LVDS输入单端电压范围),输出阻抗匹配：R1/(R2+R3)=Z( 传输线特征阻抗)， LVDS 端输入信号差分电压应符合LVDS 接收信号对差分电压增益的要求。VCC-2.0V=VCC*(R2+R3)/(R1+R2+R3)R1/(R2+R3)=50(R3/50Gain )/(R3/50 +R3)=Gain值根据具体器件参数确定：即 PECL输出差分信号电平经衰减后能满足LVDS对接收端差分信号电平的要求。VCC=+3.3V，传输线的特
22、性阻抗Z= 50 ： R1 =12 ， R2 =5 ， R3=2 (V B=370mv)PCBVCC= +3.3V 布板注意事项，传输线的特性阻抗：电阻必须尽量靠近Z=100 LVDS ：R1 = 253 的输入。 ，R2 =42 ，R3 = 124 (VB=970mv)4.8PECL （ LVPECL ） to LVDS（交流耦合）图 16 PECL （ LVPECL ） TO LVDS实现原则：PECL 输出偏置电压应为VCC 1.3V ，通过偏置电阻接地，并提供约14mA的直流电流通路。当 3.3V 供电时， RT可以在 142200 之间选择， 5V 供电时， RT可以在 27 0到
23、35 0之间选择。传输线特性阻抗：Z = R1 | R2，直流电平： (0.12.3V之间 )，典型值为1.2V 。注意：在工作速率小于2GHz 的情况下，耦合电容不能取10pF, 应该取 0.010.1uF 。PCB 布板注意事项：R1、 R2 和电容布板时必须尽量靠近LVDS 的输入。 RT 要靠近 ECL 的输出。4.9LVDS to PECL （LVPECL ）（直流耦合）图 17LVDS to PECL （ LVPECL ）实现原则：LVDS 输出端电平典型值为V A=1.2V ，LVPECL 输入端电平需偏置到Vcc-1.3V ，实现输入阻抗匹配。PECL输入差分信号摆幅应满足增益
24、要求（ LVDS 输出差分电压最大值小于500mV, 而 LVPECL信号输入差分电压典型值为750mV 。因此，需考虑具体接口器件的差分信号参数来确定增益值）Gain=R3/(R2+R3) ；LVPECL 取值：R1 = 374， R2 = 249，R3 = 4024.10LVDS to PECL （LVPECL ）（交流耦合）(1) 利用 ECL 芯片提供的参考电平V BB 实现LVDSVCCR=25k to 100k 0.001uF50 100 PECL50 VBB0.001uF1K 1K0.01uF to 0.001uF图 18 LVDS TO PECL （ LVPECL ） (a)V
25、BB 到地之间通过0 01uF0.001uF 的电容连结，以抑制噪声。PCB 布板注意事项 ： VBB 与信号间连结 1k 电阻和 .001Uf 的耦合电容在布板时必须尽量靠近 ECL 的输入管脚，以防止阻抗不匹配导致的信号反射。（2）分压电阻代替 V BB实现原则： 通过电阻网络实现V BB 电平。 V BB 的典型值为： V CC -1.3V ，V CC 和 V EE 之间总电阻值应该在 1K 到 10K 范围内。图 19 LVDS TO PECL （ LVPECL ） (b)取值： 在工作速率小于2GHz 的情况下，耦合电容不能取10pF, 应该取 0.010.1uF 。PECL ： V
26、 CC = 5V, V EE = GND: R1 = 1.2R2 = 3.4KLVPECL ： V CC = 3.3V, V EE = GND: R1 = 68R2 = 1K.PCB 布板注意事项：电阻和电容布板时必须尽量靠近ECL 的输入。4.11LVDS to PECL （LVPECL ）（器件转换）(1) LVDS to PECL图 20 LVDS to PECLMC100EL17 器件完成 LVDS 电平到 PECL 电平的转换。PCB 布板注意事项：电阻必须尽量靠近PECL 的输入。(2) LVDS to LVPECL图 20 LVDS to LVPECL适用范围： 适用于 ONSE
27、MICONDUCTOR公司的 LVELxx and EPxx系列的所有器件，如MC100LVEL17, MC100LVEL13, MC100LVEL14，MC100LVEL29, MC100LVEL39等。当芯片所需的输入信号为LVPECL电平而对应的信号为LVDS电平时，可由上述所及器件转换而成。PCB 布板注意事项：电阻必须尽量靠近LVPECL 的输入。4.12LVPECL to CML 间转换(1) 交流耦合情况图 21 LVPECL to CML取值 ：R = 142 200如果 LVPECL的输出信号摆幅大于图 21 所示。CML的接收范围，可在信号通道上串一个25 的电阻，如（2）
28、直流耦合情况图 22LVPECL to CML在 LVPECL 到 CML 的直流耦合连接方式中需要一个电平转换网络，如图22中所示。该电平转换网络的作用是匹配LVPECL 的输出与 CML的输入共模电压。一般要求该电平转换网络引入的损耗要小，以保证LVPECL 的输出经过衰减后仍能满足CML 输入灵敏度的要求；另外还要求自 LVPECL端看到的负载阻抗近似为50。图 22 LVPECL 到 CML （MAX3875 ）间直流耦合时电阻网络注：假定 LVPECL 的最小差分输出摆幅为 400mV ，而 MAX3875 的输入灵敏度为 50mV ，这样电阻网络的最小增益必须大于 50mV/400mV=0.125求解上面的方程组，我们得到R1=182 ， R2=82 ， R3=290 ，VA=1.35V， VB=3.11V，Gain=0.147 ， Zin=49 。把 LVPECL输出与 MAX387
