1、第3章触发器 第第3章触发器章触发器 3.1基本触发器基本触发器 3.2同步触发器同步触发器 3.3边沿触发器边沿触发器 3.4CMOS触发器触发器 3.5触发器的逻辑转换触发器的逻辑转换 3.6技能训练技能训练 本章小结本章小结 习题习题 第3章触发器 3.1基本触发器基本触发器3.1.1概述概述在各种复杂的数字电路中，不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。因此，需要使用具有记忆功能的基本逻辑单元。在数字电路中把能够存储一位二值信号的基本单元称为触发器。触发器由门电路构成，专门用来接收、存储和输出0、1代码。要实现记忆一位二值信号的功能，触发器必须
2、具备以下两个基本特点：第一，具有两个稳定状态，用来表示逻辑状态0和1，或二进制数的0和1。第二，根据不同的输入信号可以置成1或0状态。第3章触发器 3.1.2基本基本RS触发器触发器基本RS触发器（又称R-S锁存器）是各种触发器电路中结构最简单的一种，它由两个与非门（或者或非门）的输入和输出交叉连接而成，同时，它又是触发器电路的主要组成部分。第3章触发器 图3.1基本RS触发器(a)基本RS触发器；(b)逻辑符号第3章触发器 1.电路结构电路结构由两个与非门组成的基本RS触发器电路结构如图3.1（a）所示，图3.1（b）所示为其逻辑符号。和为信号输入端，它们上面的非号表示低电平有效，在逻辑符号
3、中用小圆圈表示。Q和为输出端，在触发器处于稳定状态时，它们的输出状态相反。第3章触发器 2.逻辑功能逻辑功能下面根据与非门的逻辑功能讨论基本RS触发器的工作原理。（1）当=0，=1时，触发器置0。因=0，与非门2输出=1，这时与非门1的输入都为高电平1，输出Q=0，触发器被置0。使触发器输出0状态的输入端称为置0端，也称为复位端，低电平有效。第3章触发器（2）当=1，=0时，触发器置1。因=0，与非门1输出Q=1，这时与非门2的输入都为高电平1，输出=0，触发器被置1。使触发器输出1状态的输入端称为置1端，也称为置位端，低电平有效。（3）当=1，=1时，触发器输出保持原来状态不变。如触发器处于
4、Q=0，=1的0状态时，则Q=0反馈到与非门2的输入端，与非门2输出=1；=1反馈到与非门1的输入端，与非门1的输入都是高电平1，输出Q=0。触发器输出仍然保持原来的0状态。第3章触发器（4）当=0，=0时，触发器输出状态Q=1，输出状态错误。而且在和同时由0变为1时，由于两个与非门电气性能上的差异，其输出状态无法预知，可能是0状态也可能是1状态。在实际应用中，这种情况是不允许的。第3章触发器 3.特性表特性表下面介绍两个名词。现态：指输入信号（、）变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原来状态之间关系的真值表称做特性表。基本R
5、S触发器的特性表如表3.1所示。第3章触发器 表3.1与非门组成的基本RS触发器的特性表 第3章触发器 图3.2卡诺图第3章触发器 4.特征方程式特征方程式根据表3.1画出卡诺图，如图3.2所示，化简得特征方程式：R+S=1(约束条件)第3章触发器 5.动作特点动作特点在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里都可以改变输出端的状态。这就是基本RS触发器的动作特点。如在由与非门组成的基本RS触发器电路中，R、S及输出Q和的电压波形如图3.3所示。第3章触发器 图3.3基本RS触发器的输入输出波形第3章触发器 3.2同步触发器同步触发器在数字系统中，为协调各部分的
6、动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使某些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP表示。这种受时钟信号控制的触发器统称为时钟触发器，以区别于像基本RS触发器那样的直接置位、复位触发器。第3章触发器 3.2.1同步同步RS触发器触发器1.电路结构电路结构同步RS触发器是在基本RS触发器的基础上增加了两个由时钟脉冲控制的门G3、G4组成的，如图3.4(a)所示，图3.4（b）所示为其逻辑符号。图3.4（a）中的CP为时钟脉冲输入端，简称控制端或CP端，R和S为信号输入端。第3章触发器 图3.4同步R
7、S触发器(a)逻辑图;（b）逻辑符号第3章触发器 2.逻辑功能逻辑功能下面根据与非门的逻辑功能讨论同步RS触发器的工作原理。当CP=0时，G3、G4被封锁，都输出1。这时，不管R端和S端的信号如何变化，触发器的状态都保持不变，即Qn+1=Qn。当CP=1时，G3、G4解除封锁，R端和S端的信号才能通过G3、G4这两个门反相后加到基本RS触发器上，触发器的输出状态仍由R、S端的输入信号和电路的原有状态保持Qn决定。第3章触发器 3.特性表特性表同步RS触发器的特性表见表3.2。第3章触发器 表3.2与非门组成的同步RS触发器的特性表 第3章触发器 从表3.2可以看出，当R=S=1时，触发器的状态
8、输出错误（Q=1），为避免这种情况，应使RS=0。在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输入端和异步复位输入端。第3章触发器 只要在或端加上低电平，即可立即将触发器置1或置0，而不受时钟信号和输入信号的控制，因此把称为异步置位（置1）端，把称为异步复位（置0）端。触发器在时钟信号控制下正常工作时应使、处于高电平。此外，在图3.4所示电路的具体情况下，用或将触发器置位或复位时应当在CP=0的状态下进行，否则在或返回高电平后预置的状态不一定能保存下来。第3章触发器 图3.5卡诺图第3章触发器
9、4.特征方程特征方程根据表3.2画出卡诺图，如图3.5所示，化简得特征方程：RS=0(约束条件)第3章触发器 5.动作特点动作特点由于在CP=1的全部时间里，S和R信号都能通过门G3、G4加到基本RS触发器上，所以在CP=1的全部时间里，S和R的变化都将引起触发器输出端的变化，这就是同步RS触发器的动作特点。根据这一特点，如果CP=1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，即空翻现象，这就降低了电路的抗干扰能力。第3章触发器 3.2.2同步同步JK触发器触发器1.电路结构电路结构为了克服R=S=1时触发器的状态输出错误，人们在电路结构上作了进一步改进，把触发器的输出端连接
10、到输入端，这样G3、G4的输出不会同时出现0，从而避免了不定状态的出现，电路如图3.6（a）所示，图3.6(b)所示为其逻辑符号。J和K为信号输入端。第3章触发器 图3.6同步JK触发器（a）逻辑图；(b)逻辑符号第3章触发器 2.逻辑功能逻辑功能当CP=0时，G3、G4被封锁，输出都为1，触发器保持原状态不变。当CP=1时，G3、G4解除封锁，输入的J、K信号可以控制触发器状态。（1）当J=K=0时，G3、G4被封锁，输出都为1，触发器保持原状态不变，即Qn+1=Qn。第3章触发器（2）当J=1，K=0时，如果触发器Qn=0，=1,则当CP=1时，G3输入全为1，输出0，G1输出Qn+1=1
11、。由于K=0，G4输出1，这时G2输入全为1，=0。触发器翻转到1状态，即Qn+1=1。如触发器为Qn=1，=0的状态，则当CP=1时，G3、G4的输入分别为=0和K=0，这两个门都输出1，触发器保持原状态不变，即=Qn。可见，当J=1，K=0时，不论触发器原来处于什么状态，则在CP由0变为1后，触发器翻转到和J相同的1状态。第3章触发器（3）当J=0，K=1时，用同样的方法分析可以得出，在CP由0变为1后，触发器翻转到和J相同的0状态。（4）当J=1，K=1时，在CP由0变为1后，触发器的状态由Q和端的反馈信号决定。如果触发器Qn=0，=1,则当CP=1时，G4的输入有Qn=0，输出1；G3
12、输入全为1，输出0。因此G1输出Qn+1=1，G2输出=0，触发器翻转到1状态，和电路原来的状态相反。第3章触发器 如果触发器Qn=1，=0，则在CP=1时，G4输入全为1，输出0；G3的输入有=0，输出1。因此G2输出=1，G1输出Qn+1=0。触发器翻转到0状态，和电路原来的状态相反。可见，当J=K=1时，每输入一个时钟脉冲CP，触发器的状态变化一次，电路处于计数状态，这时Qn+1=。第3章触发器 3.特性表特性表同步JK触发器的功能特性表见表3.3。第3章触发器 表3.3同步JK触发器的逻辑功能特性表 第3章触发器 图3.7同步JK触发器的卡诺图第3章触发器 4.特征方程特征方程根据表3
13、.3画出卡诺图，如图3.7所示，化简得特征方程：（CP=1期间有效）第3章触发器 5.存在的问题存在的问题1)空翻现象空翻现象是指在CP=1期间，触发器的输出状态翻转两次或两次以上的现象。如图3.8所示，第一个CP=1期间Q状态变化的情况即为空翻现象。第3章触发器 图3.8同步JK触发器的空翻现象第3章触发器 2)振荡现象在同步JK触发器中，由于在输入端引入了互补输出，即使输入信号不发生变化，由于CP脉冲过宽，也会产生多次翻转，称振荡现象。如图3.8所示，在CP=1的第三个脉冲时，由于J=K=1，Qn=0，=1，JK会使Qn+1=1，=0，之后反馈到输入端；如果CP=1较宽，JK会使Qn+1继
14、续转换为0。依次类推，只要CP脉冲继续存在，触发器就会不停地翻转，产生振荡现象。第3章触发器 3.3边沿触发器边沿触发器3.3.1边沿边沿JK触发器触发器为了提高触发器的可靠性，增强抗干扰能力，我们希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的次态没有影响。负边沿JK触发器即可满足这一要求，它克服了空翻现象，提高了触发器的工作可靠性和抗干扰能力。第3章触发器 1.电路结构电路结构负边沿JK触发器的逻辑电路和逻辑符号如图3.9所示。这个电路包含一个由与或非门G1、G2组成的基本RS触发器和两个输入控制门G3、G4，而且与非门G
15、3、G4的平均延迟时间tpd1比与或非门构成的基本触发器的平均延迟时间tpd2要长，起延时触发作用。第3章触发器 图3.9负边沿JK触发器（a）逻辑电路；(b）逻辑符号第3章触发器 2.逻辑功能逻辑功能（1）CP=1期间，与或非门输出所以触发器的状态保持不变。此时与非门输出。第3章触发器(2)CP下降沿（）到来，CP=0，由于tpd1tpd2，则与或非门中的A、D与门结果为0，与或非门变为基本RS触发器Qn+1=。(3)CP=0期间，与非门G3、G4输出结果Q4=Q3=1，此时触发器的输出Qn+1将保持状态不变。第3章触发器（4）CP上升沿（）到来，CP=1，则与或非门恢复正常，Qn+1保持状
16、态不变。由上述分析得出，此触发器是在CP脉冲下降沿按Qn+1=特征方程式进行状态转换的，故称此触发器为负边沿触发器。其状态表、状态图与同步JK触发器相同，只是有效时钟和时序图不同。表3.4所示为负边沿JK触发器功能表。第3章触发器 表3.4负边沿JK触发器功能表 第3章触发器 3.功能扩展功能扩展1）T触发器将JK触发器的输入端J与K相连，引入一个新的输入信号，JK触发器即变为T触发器。如图3.10所示，在CP脉冲作用下，根据输入信号T的取值，T触发器具有保持和计数功能，其特征方程为2）T触发器令T触发器的输入端T=1，就构成T触发器，如图3.11所示。在CP脉冲作用下，触发器可实现计数功能。
17、其特征方程为第3章触发器 图3.10T触发器第3章触发器 图3.11T触发器第3章触发器 3.3.2维持阻塞维持阻塞D触发器触发器维持阻塞触发器也属于边沿触发器，简称维阻触发器。它是利用触发器翻转时内部产生的反馈信号使触发器翻转后的状态Qn+1得以维持，并阻止其向下一个状态转换（即空翻）而实现避免空翻和振荡的。维持阻塞触发器有RS、JK、T、T和D触发器，应用较多的是维阻D触发器。第3章触发器 1.电路结构电路结构维阻D触发器的电路组成如图3.12所示。它是在同步RS触发器的基础上演变来的，在同步 RS触发器的基础上多了4根连线，即置1维持线、置0维持线、置1阻塞线和置0阻塞线。第3章触发器
18、图3.12维阻D触发器（a）逻辑电路；（b）逻辑符号第3章触发器 2.逻辑功能逻辑功能如图3.12所示电路，在CP上升沿（）到来之前，CP=0，R=1，S=1，Qn+1=Qn，保持不变。(1)设D=1，则A=0，B=1。CP到来，CP=1，S=0，R=1，根据基本RS触发器的功能可知，Qn+1=1=D。CP=1期间，因Qn+1=1，S=0，置1维持线起作用确保S=0不变，同时，经置0阻塞线使R=1阻止了Qn+1向0转换，虽然D在此期间变化，会使A=D跟着变化，但S=0。既维持了Qn+1=1不变，也阻塞了其空翻，保持1状态不变。第3章触发器 CP下降沿（）到来，CP=0，R=1，S=1，Qn+1
19、保持不变。(2)设D=0，则A=1，B=0。CP到来，CP=1，则S=1，R=0，Qn+1=0=D。CP=1期间，因Qn+1=0，R=0，置0维持线起作用，确保R=0不变，D变化而A不变。经置1阻塞线阻止了空翻，使输出0状态不变。第3章触发器 CP下降沿（）到来，CP=0，R=1，S=1，Qn+1保持不变。由上述分析可知，维阻D触发器在CP脉冲上升沿触发翻转，且特征方程式为Qn+1=D，它通过维持、阻塞线有效地避免了空翻现象，但要注意输入信号D一定是CP脉冲上升沿到来之前的值，如果D与CP脉冲同时变化，D变化的值将不能存入Q内，如图3.13中第三个CP脉冲所示。从结构上看，D信号必须比CP脉冲
20、提前2tpd时间到达才能随CP脉冲起作用，改变输出Qn+1的状态。第3章触发器 3.时序图时序图维持阻塞D触发器的时序波形图如图3.13所示。第3章触发器 图3.13维持阻塞D触发器的时序波形图第3章触发器 3.4CMOS触发器触发器CMOS触发器与TTL触发器一样，种类繁多。使用时注意CMOS触发器电源电压为318 V。常用的集成触发器有CC4042 四D型锁存器、CC4027双JK主从触发器(带置位、复位端)等等。以CC4027为例，其管脚排列如图3.1所示，功能表如表3.5所示。第3章触发器 图3.14CC4027触发器管脚排列图第3章触发器 表3.5CC4027触发器的功能表 第3章触
21、发器 3.5触发器的逻辑转换触发器的逻辑转换根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器。JK触发器和D触发器是数字逻辑电路使用最广泛的两种触发器，市面上流行的产品也主要是这两种形式。若需用其他功能的触发器，可以用这两种触发器变换后得到。第3章触发器 1.JK触发器转换为触发器转换为D、T触发器触发器JK触发器的特征方程如下：D触发器的特征方程如下：Qn+1=DT触发器的特征方程如下：第3章触发器 JK触发器转换为D触发器：则J=D，=D。JK触发器转换为T触发器：则T=J=K。JK触发器转换为D、T触发器的电路如图3.15所示。第3章触发器 图3.15JK
22、触发器转换为D、T触发器第3章触发器 2.D触发器转换为触发器转换为JK、T触发器触发器D触发器转换为JK触发器：将图3.16所示电路中的J、K相连即构成T触发器，T=1便构成T触发器。第3章触发器 图3.16D触发器转换为JK触发器第3章触发器 3.6技能训练技能训练实训触发器的功能测试实训触发器的功能测试1.实训目的实训目的(1)掌握JK触发器、D触发器的逻辑功能。(2)熟悉不同触发器逻辑功能的转换。2.实训器材实训器材(1)双踪示波器一台。(2)函数发生器一台。(3)实验箱一台。(4)74H102一块、74LS74一块、74LS00一块。第3章触发器 3.实训内容与步骤实训内容与步骤1)
23、JK触发器74H102的测试(1)直接置“0”置“1”测试。图3.17（a）为JK触发器74H102的管脚排列图，分别将 接地，观察输出。（2）特性测试。按表3.6所示加信号，测74H102的特性表。第3章触发器 图3.17JK触发器74H102第3章触发器 表3.6JK触发器74H102信号表1 第3章触发器（3）按图3.17（b）所示将JK触发器接成D触发器（图中与非门用74LS00），按表3.7所示加信号，测其特性表。（4）将实验箱的CP输出调到3 kHz接到74H102的CP端，将函数发生器的输出调到1 kHz、3 V的矩形波输出接到74H102的J输入端，K接地，用示波器观察输入、输
24、出波形，画出时序图。第3章触发器 表3.7JK触发器74H102信号表2 第3章触发器 2）D触发器功能测试（1）直接置“0”置“1”测试。图3.18为D触发器74LS74的管脚排列图，分别将 接地，观察输出。（2）特性表测试。按表3.8所示加信号，测出其特性表。第3章触发器 图3.18D触发器74LS74管脚排列图第3章触发器 表3.8D触发器74LS74信号表1 第3章触发器(3)时序图测试。74LS74的D输入端加1 kHz矩形波，CP加3 kHz脉冲，用示波器观察输入、输出波形，画出时序图。（4）将D触发器转换成JK触发器。按图3.19所示接线，按表3.9所示加信号，测其特性表。4.实
25、训报告实训报告记录实训测试结果，画出时序图。第3章触发器 图3.19D触发器转换为JK触发器第3章触发器 表3.9D触发器74LS74信号表2 第3章触发器 本章小结本章小结触发器是数字系统中极为重要的基本逻辑单元。它有两个稳定状态，在外加触发信号的作用下，可以从一种稳定状态转换到另一种稳定状态。当外加信号消失后，触发器仍维持其现状态不变，因此，触发器具有记忆作用，每个触发器只能记忆（存储）一位二进制数码。集成触发器按功能可分为RS、JK、D、T、T几种。其逻辑功能可用状态表（真值表）、特征方程、逻辑符号图和波形图（时序图）来描述。类型不同而功能相同的触发器，其状态表、特征方程均相同，只是逻辑
26、符号图和时序图不同。第3章触发器 触发器有高电平CP=1、低电平CP=0、上升沿CP、下降沿CP四种触发方式。常用的集成触发器TTL型的有：双JK负边沿触发器74LS112、双D正边沿触发器74LS74；CMOS型的有：CC4027和CC4013。在使用触发器时，必须注意电路的功能及其触发方式。同步触发器在CP=1时触发翻转，属于电平触发，有空翻和振荡现象。为避免空翻和振荡现象，应使用CP脉冲边沿触发的触发器。功能不同的触发器之间可以相互转换。第3章触发器 习题习题3.1基本RS触发器有几种功能？RS各在什么时候有效?3.2触发器有哪几种类型？3.3基本RS触发器的不定状态有几种情况？3.4同
27、步触发器的CP脉冲何时有效？3.5JK触发器有几种功能？3.6何谓空翻和振荡现象？第3章触发器 3.7负边沿触发器的CP脉冲何时有效？3.8负边沿触发器如何避免空翻和振荡?3.9T和T触发器有何功能?3.10分析图3.20所示RS触发器的功能，并根据输入波形画出和Q的波形。第3章触发器 图3.20RS触发器第3章触发器 3.11同步RS触发器接成图3.21(a)、(b)、(c)、(d)所示形式，设初始状态为0，试根据图3.21(e)所示的CP波形，画出Qa、Qb、Qc、Qd的波形。第3章触发器 图3.21同步RS触发器和CP波形第3章触发器 3.12同步触发器接成图3.22(a)、(b)、(c
28、)、(d)所示形式，设初始状态为0，试根据图3.22(e)所示的CP波形，画出Qa、Qb、Qc、Qd的波形。第3章触发器 图3.22同步RS触发器和CP波形第3章触发器 3.13维持阻塞D触发器接成图3.23(a)、(b)、(c)、(d)所示形式，设触发器的初始状态为0，试根据图3.23(e)所示的CP波形，画出Qa、Qb、Qc、Qd的波形。第3章触发器 图3.23维持阻塞D触发器和CP波形第3章触发器 3.14下降沿触发的JK触发器输入波形如图3.24所示，设触发器初态为0，画出相应的输出波形。第3章触发器 图3.24下降沿触发的JK触发器输入波形第3章触发器 3.15边沿触发器电路如图3.
29、25所示，设初始状态均为0，试根据CP波形画出Q1、Q2的波形。第3章触发器 图3.25边沿触发器电路和CP波形第3章触发器 3.16边沿触发器电路如图3.26所示，设初始状态均为0，试根据CP和D的波形画出Q1、Q2的波形。第3章触发器 图3.26边沿触发器电路和CP、D波形第3章触发器 3.17边沿T触发器电路如图3.27所示，设初始状态为0，试根据CP波形画出Q1、Q2的波形。第3章触发器 图3.27边沿T触发器电路和CP的波形第3章触发器 3.18边沿D触发器电路如图3.28所示，设初始状态为0，试根据CP波形画出Q1、Q2的波形。第3章触发器 图3.28边沿D触发器电路和CP的波形第3章触发器 3.19试列出图3.29所示电路的特性表，并说明它是何种功能的触发器。第3章触发器 图3.29题3.19图
