1、在逻辑电路中,逻辑事件的是与否用电路电平的高、低来表示。高电平是一种状态，而低电平是另一种状态，分别用“0”和“1”表示。若用1代表高电平、0代表低电平，称为正逻辑;若用1代表低电平、0代表高电平，则称为负逻辑。2.2 TTL集成门电路集成门电路TTL门电路由双极型晶体三极管构成，它的特点是速度快，抗静电能力强，集成度低，功耗大，目前广泛应用于中、小规模集成电路。图2.1是一个由与非门构成的多数表决器。A、B、C为输入端，Y为输出端。当A、B、C中两个或两个以上变量为1时，Y为1，其余情况Y=0。电路输入、输出间的逻辑关系如表2.1所示。图 2.1 多数表决器逻辑图2.2.1 TTL与非门的工
2、作原理与非门的工作原理1.电路组成如图2.2所示是TTL与非门电路图及逻辑符号。此电路也称五管五阻电路。它是由输入级、中间级和输出级三部分组成的。图 2.2 TTL集成与非门电路图及逻辑符号(a)电路；(b)符号(1)输入级。输入级由多发射极管V1和电阻R1组成。其作用是对输入变量A、B、C实现逻辑与，所以它相当于一个与门。V1的发射极为“与”门的输入端，集电极为“与”门的输出端。从逻辑功能上看，图2.3（a）所示的多发射极三极管可以等效为图2.3（b）所示的形式。图 2.3 多发射极晶体管及其等效形式(a)多发射极晶体管；(b)等效形式(2)中间级。中间级由V2、R2和R3组成。V2的集电极
3、和发射极输出两个相位相反的信号，作为V3和V5的驱动信号。(3)输出级。输出级由V3、V4、V5和R4、R5组成，这种电路形式称为推拉式电路。其中，R4为分流电阻，可以减小复合管的穿透电流；R5为限流电阻，防止负载电流过大烧毁器件。2.工作原理(1)输入全部为高电平。当输入A、B、C均为高电平，即UIH=3.6 V时，V1基极电位升高，从图2.3（b）中可知，V1的基极电位足以使V1的集电结和V2、V5的发射结导通。而V2的集电极压降可以使V3导通，但它不能使V4导通。V5由V2提供足够的基极电流而处于饱和状态。因此输出为低电平:UO=UOL=UCE50.3 V(2)输入至少有一个为低电平。当
4、输入至少有一个（A端）为低电平，即UIL=0.3 V时，V1与A端连接的发射结正向导通，从图2.3(b)中可知，V1集电极电位UC1使V2、V5均截止，而V2的集电极电压足以使V3，V4导通。因此输出为高电平：UO=UOHUCCUBE3UBE4=50.70.7=3.6 V2.2.2 TTL与非门的外特性与参数与非门的外特性与参数1.电压传输特性TTL与非门电压传输特性是表示输出电压UO随输入电压UI变化的一条曲线，其测试电路及电压传输特性曲线如图2.4所示。图 2.4 TTL与非门电压传输特性（a）测试电路示意图;（b）曲线（1）AB段。输入电压UI0.6 V时，V1工作在深度饱和状态，UCE
5、S10.1 V,UB20.7 V,故V2、V5截止，V3、V4导通，UO3.6 V为高电平。与非门处于截止状态，所以把AB段称截止区。（2）BC段。输入电压 0.6 VUI1.3 V时，0.7 VUB21.4 V，V2开始导通，V5仍未导通，V3、V4处于射极输出状态。随UI的增加，UB2增加，UC2下降，并通过V3、V4使UO也下降。因为UO基本上随UI的增加而线性减小，故把BC段称线性区。（3）CD段。输入电压1.3 VUI1.4 V时，V5开始导通，并随UI的增加趋于饱和。使输出UO为低电平。所以把CD段称转折区或过渡区。(4)DE段。当UI1.4 V时,V2、V5饱和，V4截止，输出为
6、低电平。与非门处于饱和状态。所以把DE段称饱和区。2.主要参数（1）输出高电平UOH和输出低电平UOL。电压传输特性曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。一般产品规定UOH2.4 V，UOL0.4 V。（2）阈值电压Uth。电压传输特性曲线转折区中点所对应的输入电压为Uth，也称门槛电压。一般TTL与非门的Uth 1.4 V。（3）关门电平UOFF和开门电平UON。保证输出电平为额定高电平（2.7 V左右）时，允许输入低电平的最大值，称为关门电平UOFF。通常UOFF1 V,一般产品要求UOFF0.8 V。保证输出电平达到额定低电平（0.3 V）时，允许输入高电平的最小值，称
7、为开门电平UON。通常UON1.4 V，一般产品要求UON1.8 V。（4）噪声容限UNL、UNH。在实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。它是用来说明门电路抗干扰能力的参数。低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰（或噪声）电压。用UNL表示:UNL=UOFF UIL 高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入高电平UIH上的最大负向干扰（或噪声）电压。用UNH表示：UNH=UIH UON(5)输入短路电流IIS。当UI=0时，流经
8、这个输入端的电流称为输入短路电流IIS。在如图2.5所示电路中，输入短路电流的典型值约为1.5 mA。图 2.5 IIS的计算(6)输入漏电流IIH。当UIUth时,流经输入端的电流称为输入漏电流IIH，即V1倒置工作时的反向漏电流。其值很小，约为10 A。(7)扇出系数N。扇出系数是以同一型号的与非门作为负载时，一个与非门能够驱动同类与非门的最大数目，通常N8。（8）平均延迟时间tpd。平均延迟时间指输出信号滞后于输入信号的时间，它是表示开关速度的参数，如图2.6所示。从输入波形上升沿的中点到输出波形下降沿中点之间的时间称为导通延迟时间 tPHL；从输入波形下降沿的中点到输出波形上升沿的中点
9、之间的时间称为截止延迟时间tPLH,所以TTL与非门平均延迟时间为一般,TTL与非门tpd为340 ns。2.2.3 TTL与非门产品介绍与非门产品介绍部分常用中小规模TTL门电路的型号及功能如表2.2所示。实际应用中，可根据电路需要选用不同的型号。图2.7所示是74LS00及74LS20管脚排列示意图。74LS00由四个2输入与非门构成，它有14个管脚，其中GND、VCC管脚为接地端和电源端；管脚1A、1B；2A、2B；3A、3B和4A、4B分别为四个与非门的输入端；管脚1Y、2Y、3Y和4Y分别为它们的输出端。74LS20由两个4输入与非门构成。图 2.7 74LS00、74LS20管脚图
10、我国TTL门电路产品型号命名和国际通用的美国德克萨斯（TEXAS）所规定的电路品种、电参数、封装等方面一致，以便于互换。TTL集成门的型号命名如下:TTL器件型号由五部分组成，其符号和意义如表2.3所示。常用数字集成电路一览表见附录。例如:2.2.4 TTL门的改进电路门的改进电路在提高工作速度、降低功耗、加强抗干扰能力以及提高集成度等几个方面。由此产生了一系列改进型TTL门,如图 2.8 所示。性能比较好的门电路应该是工作速度既快，功耗又小的门电路。目前LS系列TTL门电路tpd5 ns，而功耗仅有2mW，因而得到广泛应用。图 2.8 各种系列的TTL门电路我国TTL集成电路目前有CT54/
11、74（典型、普通）、CT54/74H（高速）、CT54/74S（肖特基）和CT54/74LS（低功耗）等四个系列国家标准的集成门电路。它们的主要性能指标如表2.4所示。在TTL门电路中，无论是哪一种系列，只要器件品名相同，那么器件功能就相同，只是性能不同。例如,74LS00与7400两个集成门电路，都是2输入的与非门，但是其性能是有区别的。2.2.5 TTL门电路的其他类型门电路的其他类型1.集电极开路门（OC门）在实际使用中，可直接将几个逻辑门的输出端相连，这种输出直接相连，实现输出与功能的方式称为线与。图2.9所示为实现线与功能的电路。电路中，当Y1或Y2只要有一个是低电平时，Y为低电平；
12、只有当Y1、Y2均为高电平时，Y才为高电平。即Y=Y1Y2图2.9 与非门的线与连接但是普通TTL与非门的输出端是不允许直接相连的，因为当一个门的输出为高电平（Y1），另一个为低电平（Y2）时，将有一个很大的电流从UCC经Y1到Y2，到导通门的V5管，如图2.10所示。这个电流不仅会使导通门的输出电平抬高而破坏电路的逻辑关系，还会因功耗过大而损坏该门电路。图2.10 TTL与非门直接线与的情况为了能使TTL门直接相连，实现线与功能，制成了集电极开路的TTL与非门，简称OC(Open Collector)门，其电路及符号如图2.11所示。它与普通TTL与非门不同的是：V5的集电极是断开的，必须经
13、外接电阻RL接通电源后，电路才能实现与非逻辑及线与功能。图 2.11 OC门电路图2.12是实现线与逻辑的OC门，其逻辑表达式为Y=ABCDEF 由于输出级的电源和集电极负载电阻是外接的，因而恰当地选择电源电压UCC和负载电阻RL，就可以保证线与电路正常工作。图 2.12 OC门线与逻辑*外接电阻RL的选取。假设有n个OC门接成线与的形式，其输出负载为m个TTL与非门，如图2.13所示。图 2.13 RL的选取当所有OC门都为截止状态时，输出电压UO为高电平，为保证输出的高电平不低于规定值，RL不能太大。根据图2.13（a）所示的情况，RL的最大值为式中,n为OC门并联的个数，m为并联负载门的
14、个数，IOH为OC门输出管截止时的漏电流，IIH为负载门输入端为高电平时的输入漏电流。当有一个OC门处于导通状态时，输出电压UO为低电平。而且应保证在最不利的情况下,即所有负载电流全部流入惟一的一个导通门时，输出低电平仍低于规定值。根据图2.13(b)所示的情况，RL的最小值为式中,ILmax是导通OC门所允许的最大漏电流，IIS为负载门的输入短路电流。综合以上两种情况，RL的选取应满足：RLminRLRLmax为了减少负载电流的影响，RL值应选接近RLmin的值。当然，其他类型的TTL门电路同样可以制成集电极开路形式。目前生产的OC门品种有与门、非门、或非门等。2.三态门（TSL门）所谓三态
15、门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态高阻状态（或称禁止状态）的门电路，简称TSL(Tristate Logic)门。其电路组成是在TTL与非门的输入级多了一个控制器件D，如图2.14(a)所示。对应符号如图2.14(b)所示。图 2.14 三态门电路、符号在图2.14(a)中，E为控制端或称使能端。当E1时，二极管D截止，TSL门与TTL门功能一样：Y=AB 当E0时，V1处于正向工作状态，促使V2、V5截止，同时,通过二极管D使V3基极电位钳制在 V左右，致使V4也截止。这样V4、V5都截止，输出端呈现高阻状态。TSL门中控制端E除高电平有效外，还有为低电平有效的，这
16、时的电路符号如图2.14(c)所示。三态门的主要用途是实现多个数据或控制信号的总线传输，如图2.15所示。当各个门的使能端E1、E2、E3为高电平时，输出呈高阻状态，相当于各门与总线CD断开。将E1、E2、E3轮流接低电平时，则A1、B1，A2、B2，A3、B3三组数据就会轮流地按与非关系送到总线上去。图 2.15 三态门的应用举例2.2.6 TTL集成门电路使用注意事项集成门电路使用注意事项在使用TTL集成门电路时，应注意以下事项：(1)电源电压（UCC）应满足在标准值5 V+10%的范围内。(2)TTL电路的输出端所接负载，不能超过规定的扇出系数。(3)注意TTL门多余输入端的处理方法。1
17、.与非门与非门多余输入端的三种处理方法如图2.16所示。图 2.16 与非门多余输入端的处理方法(a)接电源;(b)通过R接电源;（c）与使用输入端并联2.或非门或非门多余输入端的三种处理方法如图2.17所示。图 2.17 或非门多余输入端的处理方法(a)接地;(b)通过R接地;（c）与使用输入端并联 2.3 CMOS集成门电路集成门电路2.3.1 CMOS门电路门电路1.与非门图2.18是一个两输入的CMOS与非门电路。它由四个增强型绝缘栅型场效应管组成，V1、V2为两个串联的NMOS管，V3、V4为两个并联的PMOS管。图 2.18 CMOS与非门当A、B两个输入端均为高电平时，V1、V2
18、导通，V3、V4截止，输出为低电平。当A、B两个输入端中只要有一个为低电平时，V1、V2中必有一个截止，V3、V4中必有一个导通，使输出为高电平。电路的逻辑关系为Y=AB2.或非门CMOS或非门电路如图2.19所示。当A、B两个输入端均为低电平时，V1、V2截止，V3、V4导通，输出Y为高电平；当A、B两个输入中有一个为高电平时，V1、V2中必有一个导通，V3、V4中必有一个截止，输出为低电平。电路的逻辑关系为 Y=A+B图 2.19 CMOS或非门3.CMOS传输门传输门是数字电路用来传输信号的一种基本单元电路。其电路和符号如图2.20所示，PMOS、NMOS两管的栅极G分别接互补的控制信号
19、C和C，P沟道和N沟道两管的源极和漏极分别连在一起作为传输门的输入端和输出端。图 2.20 CMOS传输门当控制信号C=1（UDD）（C=0）时，输入信号UI接近于UDD，则UGS1UDD，故V1截止，V2导通；如输入信号UI接近0，则V1导通，V2截止；如果UI接近UDD/2，则V1、V2同时导通。所以，传输门相当于接通的开关，通过不同的管子连续向输出端传送信号。2.3.2 CMOS门电路系列及型号的命名法门电路系列及型号的命名法CMOS逻辑门器件有三大系列:4000系列、74C系列和硅-氧化铝系列。前两个系列应用很广，而硅-氧化铝系列因价格昂贵目前尚未普及。1.4000系列表2.5列出了4
20、000系列CMOS器件型号组成符号及意义。表2.6列出了国外主要生产公司的产品代号。例如：2.74C系列74C系列有：普通74C系列、高速CMOS74HC/HCT系列及先进的CMOS74AC/ACT系列。其中,74HCT和74ACT系列可直接与TTL相兼容。它们的功能及管脚设置均与TTL74系列保持一致。此系列器件型号组成符号及意义参照表2.3。2.3.3 CMOS集成电路使用注意事项集成电路使用注意事项(1)避免静电损失。存放CMOS电路不能用塑料袋，要用金属将管脚短接起来或用金属盒屏蔽。工作台应当用金属材料覆盖并应良好接地。焊接时，电烙铁壳应接地。(2)多余输入端的处理方法。CMOS电路的
21、输入阻抗高，易受外界干扰的影响，所以CMOS电路的多余输入端不允许悬空。多余输入端应根据逻辑要求或接电源UDD（与非门、与门），或接地（或非门、或门），或与其他输入端连接。2.3.4 CMOS电路与电路与TTL电路的连接电路的连接1.TTL电路驱动CMOS电路(1)当TTL电路驱动4000系列和HC系列CMOS时，如电源电压UCC与UDD均为 5 V 时，TTL与CMOS电路的连接如图2.21（a）所示。在电源电压UDD=5 V时，CMOS电路的输入高电平的下限值为3.5 V，而TTL电路的输出高电平的下限值为2.4 V，显然CMOS和TTL电路不能直接相连。此时通过上拉电阻R将TTL输出电平
22、抬高来实现这两种电路的连接。如UCC与UDD不同时，TTL与CMOS电路的连接方法如图2.21（b）所示。TTL的输出端仍可以接一上拉电阻，但需要使用集电极开路门。另外还可采用专用的CMOS电平转移器（如CC4502、CC40109等）完成TTL对CMOS电路的接口，电路如图2.21（c）所示。图 2.21 TTL-CMOS电路的接口2.CMOS电路驱动TTL电路当CMOS电路驱动TTL电路时，由于CMOS驱动电流小，因而对TTL电路的驱动能力有限。为实现CMOS和TTL电路的连接，可经过CMOS“接口”电路（如CMOS缓冲器CC4049等），如图2.22所示。图 2.22 CMOS-TTL电路的接口
