1、10.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法1.组合电路分析的一般方法第一种适用于比较简单的电路，分析步骤为：（1）根据给定电路图，写出逻辑函数表达式；（2）简化逻辑函数或者列真值表；（3）根据最简逻辑函数或真值表，描述电路逻辑功能。第二种适用于比较复杂的电路或无法得到逻辑图的电路，分析步骤如下：（1）根据给定的逻辑图，搭接实验电路（如已给定实际电路，则无需此步骤）；（2）测试输出与输入变量各种变化组合之间的电平变化关系，并将其列成表格，就得到了真值表(或功能表)；（3）根据真值表或功能表，描述电路逻辑功能。2.分析实例【例10.1】分析图10.1（a）和（b）所示电路。解 由图
2、10.1（a）写出逻辑函数表达式，并进行化简:图 10.1 例10.1电路图由表达式求出真值表如表10.1所示。真值表10.1表明：在图10.1（a）所示电路中，当a、b、c、d中有奇数个1时，G为1，反之G为0。这显然是偶校验位产生电路。图10.1（a）所示电路使用与非门太多，连线也多，既不经济也不可靠，改用图10.1（c）所示电路，同样可以实现产生偶校验位的功能。由图10.1（b）可写出F的表达式：该表达式表明，在图10.1（b）所示电路中，当收到a、b、c、d和G五位码元之后，若F为1，即判定码组a、b、c、d正确；若F为0，即判定码组发生错误。显然这是偶校验检测器。【例10.2】分析图
3、10.2所示电路的逻辑功能。图 10.2 74LS138逻辑图解（1）根据给定电路图写出输出信号的逻辑函数表达式：（2）根据表达式可以得到如表10.2所示的真值表。由表达式可见，当G1为0时，无论其他输入信号为什么状态，Y0Y7均为1。同理,G2A和G2B只要有一个为1时，Y0Y7也都为1。为了列表方便，通常将G2A和G2B用下式表示：【例10.3】分析图10.3（a）所示电路的逻辑功能。解 （1）根据给定电路图，当EN=0时，输出信号Y的逻辑函数表达式为（2）根据表达式可以得到如表10.3所示的真值表。（3）描述逻辑功能。由真值表10.3可以看出，当EN=1时，该电路封锁了全部数据通道，无论
4、其他输入信号是什么，输出Y=0，可见EN是选通端，对数据通行进行控制。当EN=0时，根据不同的地址码A2A1A0选通相应的通道，且仅选通一路。如A2A1A0=000时，输Y=D0；A2A1A0=111时，输出Y=D7。若多路选择器的地址输入端数为N，则该多路选择器能够实现有（N+1）个输入变量的任意逻辑函数。其中，N个变量作为地址输入，剩下的那个变量根据需要可以以原变量或反变量的形式接到相应的数据输入端。例如要用多路选择器实现逻辑函数：F是一个4变量函数，所以要用具有3个地址输入端的选择器，即用8选1的多路选择器实现。假设用74LS151，在3个地址输入端A2、A1、A0分别输入A、B、C这3
5、个变量。(10.2)比较表达式（10.1）和（10.2）可知:根据以上分析，只要按图10.3（c）连接，便可实现逻辑函数F。10.2 组合逻辑电路的设计组合逻辑电路的设计 10.2.1 组合逻辑电路设计的一般方法组合逻辑电路设计的一般方法【例10.4】某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B接通的条件下才能接通。解 由题意可知，该报警电路的输入变量是三个开关A、B、C的状态，设开关接通用1表示，开关断开用0表示；设该电路的输出报警信号为F，F为1表示报警，F为0表示不报警。根据题目所表明的逻辑关系和上述假设，可列出如表10.4所示的真值表。根据真
6、值表填卡诺图如图10.4（a）所示。利用卡诺图对逻辑函数进行化简，得到最简逻辑表达式：图 10.4 卡诺图和逻辑图根据逻辑表达式画出逻辑图，就得到题目所要求的控制电路，如图10.4（b）所示。由此例可见，所谓逻辑设计方法，就是从给定的逻辑要求出发，求出其逻辑电路的基本步骤。从上述的设计实例，可将组合电路的一般设计过程粗略地归纳为四个基本步骤，如图10.5所示。图 10.5 组合逻辑电路设计步骤（1）分析要求。首先根据给定的设计要求（设计要求可以是一段文字说明，或者是一个具体的逻辑问题，也可能是一张功能表等），分析其逻辑关系，确定哪些是输入变量，哪些是输出函数，以及它们之间的相互关系。然后，对输
7、入变量和输出函数的响应状态用0、1表示，称为状态赋值。（2）列真值表。根据上述分析和赋值情况，将输入变量的所有取值组合和与之相对应的输出函数值列表，即得真值表。如果列出，可在相应的输出函数处记上“”号，化简时可作约束项处理。（3）化简。用卡诺图法或公式法进行化简，得到最简逻辑函数表达式。（4）画逻辑图。根据简化后的逻辑表达式画出逻辑电路图。如果对采用的门电路类型有要求，可适当变换表达式形式,如与非、或非、与或非表达式等，然后用对应的门电路构成逻辑图。10.2.2 组合逻辑电路设计实例组合逻辑电路设计实例1.设计优先编码器设计要求：将Y0Y9 10个信号编成二进制代码。其中,Y9的优先级别最高，
8、Y8次之，依次类推，Y0优先级别最低。当有多个信号同时出现在输入端时，要求只对优先级别最高的信号进行编码，且输入、输出都是低电平有效。（1）分析要求。Y0Y9共10个信号，根据公式2nN=10，取n=4，即取4位二进制码进行编码。根据设计要求，Y0Y9中优先级别高的排斥优先级别低的。当输入端有多个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。（2）列真值表。用1表示高电平，用0表示低电平。由于规定低电平有效，且优先级别高的排斥优先级别低的，被排斥的量用“”号表示。输出4位二进制码用DCBA表示，它们共有16种组合。用来对Y0Y9进行编码的方案很多，我们采用其中一种方案。优先编码
9、器的真值表如表10.5所示。（3）化简。因变量太多，用卡诺图化简不方便，可用公式法进行化简。为便于用与或非门实现该电路，则要合并使函数值为0的最小项。先求出反函数的最简与或式，然后再取反求出函数的最简与或非式。根据真值表写表达式时，因为被排斥的变量对函数值没有影响，所以可以从相应的最小项中去掉，于是可得（4）画逻辑图。由上面的表达式画出的逻辑图如图10.6所示。图10.6所示电路即为所设计的优先编码器。在图中不难看出，如果Y1Y9同时输入为低电平0时，则输出DCBA=0110，即对Y9进行编码，如果Y1Y9均为高电平时,则输出DCBA全为高电平，此时为隐含着的对Y0的编码。图 10.6 优先编
10、码器2.设计加法器（1）分析要求。要设计一个4位二进制数加法器，我们首先要弄清楚一位二进制数如何相加。一位二进制数相加不仅要考虑本位的加数与被加数，还要考虑低位的进位信号，而输出为本位和及向高位的进位信号，这就是通常所说的全加器。（2）列真值表。假设一位全加器的加数、被加数和低位的进位信号分别为A、B和CI，本位相加结果及向高位的进位信号分别为S和CO，可得真值表如表10.6所示。（3）化简。根据表10.6，可列出下列函数式：（4）画逻辑图。由表达式画出逻辑图如图10.7所示。图10.7（a）为一位全加器的逻辑图，（b）为全加器的逻辑符号。图 10.7 全加器以上的全加器只能实现一位二进制数的
11、加法，要实现多位二进制数的加法，可用多个一位全加器级联而实现，即将低位片的进位输出信号接到高位片的进位输入端。图10.8所示的是一个4位二进制数的加法电路。这种电路只有在低位片完成加法运算并确定了进位信号之后，高位片才能进行加运算，因此它的速度较慢。图 10.8 4位二进制加法器3.设计比较器（1）一位数码比较器：两个一位二进制数ai、bi，比较结果如表10.7所示。表中li、mi、gi为1时，分别表示aibi、aibi、ai=bi。由表10.7可得逻辑表达式：根据上面的表达式可画出逻辑电路，如图10.9所示。图 10.9 一位数码比较器（2）两个4位二进制数A=a3a2a1a0和B=b3b2
12、b1b0进行比较，若用L、M、G为1分别表示AB、AB、AB，而用li、mi、gi为1分别表示aibi、aibi、ai=bi，则可根据前面介绍的比较方法列出简化的真值表如表10.8、10.9、10.10所示。在列表10.8和表10.9时，充分利用了约束条件。例如，在表10.8中，第一行l1=1，表明a3b3，显然g3不可能为1，即是受排斥的，而低位的g2g1g0和l2l1l0的值无论是什么（0或1），对结果L=1即AB都是无影响的，故相应处都记上“”号。求输出函数表达式时，凡是打“”的地方，其变量在对应最小项中可以去掉。由表 10.8、10.9和10.10列出L、M和G的逻辑表达式：L=l3+g3l2+g3g2l1+g3g2g1l0 M=m3+g3m2+g3g2m1+g3g2g1m0 G=g3g2g1g0根据表达式可以画出4位数码比较器的逻辑电路图，如图10.10所示。图中的l3l2l1l0、m3m2m1m0和g3g2g1g0可由一位数码比较器产生。串联输入端l、m、g是为了扩展字长而设置的。只有在被比较的各位数目都相等时，从低位来的比较输入信号才能直接传到输出端。图 10.10 四位数码比较器 10.3 常用组合集成电路简介常用组合集成电路简介表10.11列出了部分常用集成组合逻辑电路产品。由于集成编码器和译码器已在第4章中给出，故不再列入该表中。
