1、第 4 章触 发 器4.1概述概述4.2基本基本RS触发器触发器4.3同步触发器同步触发器4.4边沿触发器边沿触发器4.5维持阻塞维持阻塞D触发器触发器4.6COMS触发器触发器4.7触发器的相互转换触发器的相互转换 4.1 概概 述述如图4.1所示是由FF1-FF4四个边沿JK触发器构成的四人智力竞赛抢答电路。图中,S1、S2、S3和S4为四个抢答开关，SR为主持人控制的复位开关。抢答前主持人操作开关SR使抢答有效显示灯LED1LED4熄灭，当S1S4四人中有人抢答有效时，其对应的显示灯LED亮，此时其余的开关S不起作用，即其对应的显示灯LED灭。图4.1 四人智力竞赛抢答电路 4.2 基本
2、基本RS触发器触发器4.2.1 电路组成电路组成基本RS触发器是一种最简单的触发器，是构成各种触发器的基础。它由两个与非门（或者或非门）的输入和输出交叉连接而成，如图4.2所示，有两个输入端R和S（又称触发信号端）；R为复位端，当R有效时，Q变为0，故也称R为置0端；S为置位端，当S有效时，Q变为1，称S为置“1”端；还有两个互补输出端Q和Q：Q=1时，Q=0；反之亦然。图4.2 基本RS触发器（a）逻辑图;（b）逻辑符号；（c）逻辑符号4.2.2 功能分析功能分析1.状态表由图4.2（a）可知:（1）当R=0，S=1时，无论Qn为何种状态，Qn+1=0。（2）当R=1，S=0时，无论Qn为何
3、种状态，Qn+1=1。（3）当R=1，S=1时，由Qn+1及Qn+1关系式可知，触发器将保持原有的状态不变。即原来的状态被触发器存储起来，体现了触发器的记忆作用。（4）当R=0，S=0时，两个与非门的输出Qn+1与Qn+1全为1，则破坏了触发器的互补关系，是不定状态，应当避免出现。状态表如表4.1所示。从表4.1中可知：该触发器有置“0”、置“1”功能。R与S均为低电平有效，可使触发器的输出状态转换为相应的0或1。RS触发器逻辑符号如图4.2(b)、(c)所示，方框下面的两个小圆圈表示输入低电平有效。当R、S均为低电平时，输出状态不定，有两种情况：当R=S=0，Q=Q=1，违反了互补关系；当R
4、S由00同时变为11时，则Q（Q）=1(0)，或Q(Q)=0(1)，状态不能确定。2.特征方程式据表4.1画出卡诺图如图4.3所示，化简得：从特征方程式4.1可知，Qn+1不仅与输入触发信号R、S的组合状态有关，而且与前一时刻输出状态Qn有关，故触发器具有记忆作用。3.状态转换图（简称状态图）每个触发器只能记存一位二进制代码,所以其输出有0和1两个状态。状态转换图是以图形的方式来描述触发器状态转换规律的，如图4.4所示。图中,圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注的触发信号取值表示状态转换的条件。图4.4 状态图4.波形图（时序图）如图4.5所示，画波形图时，对应一个时刻，时
5、刻以前为Qn，时刻以后则为Qn+1,故波形图上只标注Q与Q，因其有不定状态，则Q与Q要同时画出。画图时应根据功能表来确定各个时间段Q与Q的状态。图4.5 波形图综上所述，基本RS触发器具有如下特点：(1)它具有两个稳定状态，分别为1和0，称双稳态触发器。如果没有外加触发信号作用，它将保持原有状态不变，触发器具有记忆作用。在外加触发信号作用下，触发器输出状态才可能发生变化，输出状态直接受输入信号的控制，也称其为直接复位-置位触发器（2）当R、S端输入均为低电平时，输出状态不定,即R=S=0，Q=Q=1，违反了互补关系。当RS从00变为11时，则Q（Q）=1（0），Q（Q）=0（1），状态不能确定
6、，如图4.5所示。(3)与非门构成的基本RS触发器的功能,可简化为如表4.2所示。4.3 同同 步步 触触 发发 器器4.3.1 同步同步RS触发器触发器1.电路组成同步RS触发器的电路组成如图4.6所示。图中,RD、SD是直接置0、置1端，用来设置触发器的初状态。图4.6 同步RS触发器（a）逻辑电路;（b）逻辑符号2.功能分析同步RS触发器的逻辑电路图和逻辑符号如图4.6(a)、(b)所示。当CP=0，R=S=1时，Q与Q保持不变。当CP=1，R=RCP=R，S=SCP=S，代入基本RS触发器的特征方程得：(4.2)功能表及状态图：利用基本RS触发器的功能表可得同步RS触发器功能表如表4.
7、3所示，状态图如图4.7所示。同步RS触发器的CP脉冲、R、S均为高电平有效，触发器状态才能改变。与基本RS触发器相比，对触发器增加了时间控制，但其输出的不定状态直接影响触发器的工作质量。图 4.7 状态图4.3.2 同步同步JK触发器触发器1.电路组成同步JK触发器的电路组成如图4.8所示。图4.8 同步JK触发器（a）逻辑电路;（b）逻辑符号2.功能分析按图4.8(a)的逻辑电路，同步JK触发器的功能分析如下：当CP=0时，R=S=1，Qn+1=Qn触发器的状态保持不变。当CP=1时，将可得 在同步触发器功能表的基础上,得到JK触发器的功能表如表4.4所示，状态图如图4.9所示。(4.3)
8、图4.9 状态图所谓计数就是触发器状态翻转的次数与CP脉冲输入的个数相等，以翻转的次数记录CP的个数。波形图如图4.10所示。图 4.10 J=K=1波形图3.存在的问题(1)空翻现象。空翻现象就是在CP=1期间，触发器的输出状态翻转两次或两次以上的现象。如图4.11所示，第一个CP=1期间Q状态变化的情况。因此，为了保证触发器可靠地工作，防止出现空翻现象，必须限制输入的触发信号在CP=1期间不发生变化。(2)振荡现象。在同步JK触发器中，由于在输入端引入了互补输出，即使输入信号不发生变化，由于CP脉冲过宽，也会产生多次翻转，称振荡现象。如图4.11所示，在CP=1的第三个脉冲时,由于J=K=
9、1，Qn=0，Qn=1，JK会使Qn+1=1，Qn+1=0，之后反馈到输入端，如果CP=1较宽，JK会使Qn+1继续转换为0，依次类推，只要CP脉冲继续存在，触发器就会不停地翻转，产生振荡。这样就造成工作混乱。图 4.11 空翻和振荡波形图为了不产生振荡，似乎只要把CP脉冲变窄就可以了，但不是CP脉冲宽度越窄越好，因为任何一个逻辑门都存在一定的平均延迟时间tpd。要保证触发器状态可靠地翻转，CP脉冲宽度至少要大于2tpd，为避免再次翻转，CP脉冲宽度应小于3tpd，即CP脉冲宽度tcpw应满足以下要求：2tpd tcpw3tpd4.4 边边 沿沿 触触 发发 器器4.4.1 负边沿负边沿JK触
10、发器触发器1.电路组成负边沿JK触发器的逻辑电路和逻辑符号如图4.12所示。图4.12 负边沿JK触发器（a）逻辑电路;(b）逻辑符号;(c)多输入控制端触发器2.功能分析负边沿JK触发器电路在工作时,要求其与非门G3、G4的平均延迟时间tpd1 比与或非门构成的基本触发器的平均延迟时间tpd2要长，起延时触发作用。3.集成JK触发器74LS112为双下降沿JK触发器，其管脚排列图及符号图如图4.13所示。图4.13 74LS112管脚排列图（a）管脚排列;（b）逻辑符号4.4.2 T和和T触发器触发器1.T触发器将JK触发器的输入端J与K相连，引入一个新的输入信号,JK触发器变为T触发器。在
11、CP脉冲作用下，根据输入信号T的取值，T触发器具有保持和计数功能，其特征方程为 Qn+1=TQn+TQn2.T触发器将T触发器的输入端置T=1，就构成T触发器。在CP脉冲作用下，触发器实现计数功能。其特征方程为Qn+1=Qn4.5 维持阻塞维持阻塞D触发器触发器1.电路组成维阻D触发器的电路组成如图4.14所示。图4.14 维阻D触发器（a）逻辑电路;（b）逻辑符号2.功能分析结合图4.14所示电路，维持阻塞D触发器的功能分析如下：在CP上升沿（CP）到来之前,CP=0，R=1，S=1，Qn+1=Qn，保持不变。(1)设D=1，则A=RD=0，B=AS=1。CP到来，CP=1，S=BCP=0，
12、R=SACP=1，据基本RS触发器功能知,Qn+1=1=D。CP=1期间，因Qn+1=1,S=0,置“1”维持线起作用确保S=0不变，同时，经置“0”阻塞线使R=1阻止了Qn+1向0转换，虽然D在此期间变化，会使A=D跟着变化，但S=0。既维持了Qn+1=1不变，也阻塞了其空翻，保持1状态不变。CP下降沿（CP）到来，CP=0，R=1，S=1，Qn+1保持不变。(2)设D=0，则A=D=1，B=0。CP到来，CP=1，则S=BCP=1，R=SACP=0，Qn+1=0=D。CP=1期间，因Qn+1=0，R=0,置“0”维持线起作用,确保R=0不变，D变化而A不变。经置“1”阻塞线阻止了空翻，使输
13、出0状态不变。CP到来，CP=0，R=1，S=1，Qn+1保持不变。由上述分析可知，维阻D触发器在CP脉冲上升沿触发翻转，且特征方程式为Qn+1=D，它通过维持、阻塞线有效地克服了空翻现象，但要注意输入信号D一定是CP脉冲上升沿到来之前的值，如果D与CP脉冲同时变化，D变化的值将不能存入Q内，如图4.15 中第三个CP脉冲所示。(3)维持阻塞D触发器的波形图如图4.15所示。图 4.15 维持阻塞D触发器的波形图3.集成D触发器74LS74为双上升沿D触发器，管脚排列如图4.16所示，CP为时钟输入端;D为数据输入端;Q，Q为互补输出端;RD为直接复位端,低电平有效;SD为直接置位端，低电平有
14、效;RD和SD用来设置初始状态。图 4.16 74LS74管脚排列图 4.6 CMOS触发器触发器CMOS触发器与TTL触发器一样，种类繁多。常用的集成触发器有74HC74（D触发器）和CC4027（JK触发器）。CC4027管脚排列如图4.17所示，功能表如表4.5所示。使用时注意CMOS触发器电源电压为318 V。图4.17 CMOS触发器管脚排列图4.7 触发器的相互转换触发器的相互转换1.JK触发器转换为D、T触发器图 4.18 JK触发器转换为D、T触发器（a）D触发器;（b）T触发器2.D触发器转换为JK、T触发器D转换为JK：电路如图4.19所示，将图中的J、K相连即构成T触发器，T=1便为T触发器。图 4.19 D触发器转换为JK触发器
