1、西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计l 序列码的产生与序列码的检测序列码的产生与序列码的检测 l 典型移位型计数器典型移位型计数器l 以以MSIMSI为核心的同步时序电路的分析与设计为核心的同步时序电路的分析与设计l 集成计数器的级联、任意模值计数器集成计数器的级联、任意模值计数器l 集成计数器集成计数器l 集成寄存器集成寄存器第七章第七章 常用集成时序逻辑器件及应用常用集成时序逻辑器件及应用本章主要内容本章主要内容西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计l 计数器的功能及用途计数器的功能及用途计数器的主要功能
2、是累计输入脉冲的数目计数器的主要功能是累计输入脉冲的数目。它可以用来计数，分频，此外还可以对系它可以用来计数，分频，此外还可以对系统定时，顺序控制等操作。统定时，顺序控制等操作。l 计数器的分类计数器的分类按时钟控制方式分类：异步，同步计数器。按时钟控制方式分类：异步，同步计数器。按计数功能分类：加法计数，减法计数和可逆按计数功能分类：加法计数，减法计数和可逆计数三大类。计数三大类。7.1 7.1 集成计数器集成计数器西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计按数制分类按数制分类SYNSYN名名 称称模模 值值状态编码方式状态编码方式/无多余状态无多余状态
3、,能自启动能自启动二进制计数器二进制计数器十进制计数器十进制计数器任意进制计数器任意进制计数器环形计数器环形计数器扭环形计数器扭环形计数器M=M=2nM=10M=10M M2 2n nM=nM=nM=2nM=2n二进制码二进制码BCDBCD码码多种方式多种方式/自启动情况自启动情况6 6个个多余状态多余状态2 2n n-M-M个个多余状态多余状态2 2n n-n-n个个多余状态多余状态2 2n n-2n-2n个个多余状态多余状态检查多检查多余状态余状态注意注意:n:n表示触发器的个数表示触发器的个数西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计一、同步二进制计
4、数器一、同步二进制计数器7416174161l7416174161逻辑符号逻辑符号QAQBQCQDPCPABCD74161TCrLDOC(MSB)74161 74161 是同步加是同步加1 1计数器，具有同步置数和异步计数器，具有同步置数和异步清零的功能。计数范围从清零的功能。计数范围从0000 0000 到到11111111循环循环.7.1.1 7.1.1 集成计数器集成计数器西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计计数脉冲输入端：计数脉冲输入端：CPCP上升沿上升沿有效有效l控制端控制端QAQBQCQDPCPABCD74161TCrLDOC(MSB)
5、同步预置端同步预置端 LD:LD:低电平低电平有效有效计数允许控制端计数允许控制端P P、T:T:高电平高电平有效有效置数输入端置数输入端 A A、B B、C C、D:CPD:CP上升沿上升沿置数有效置数有效异步清异步清0 0 端端 Cr:Cr:低电平低电平有效与有效与CPCP无关无关计数器输出端计数器输出端Q QD D 为最高位为最高位进位输出端进位输出端OcOc西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计输输 入入输输 出出CP Cr LD P T DC B A QDQCQBQAl7416174161功能表功能表QAQBQCQDPCPABCD74161T
6、CrLDOC(MSB)Oc=Qd Qc Qb QaT 0 0 0 0 01 0 d c b ad c b a1 1 1 11 1 0 11 1 0 加计数加计数保持保持 保持保持 Oc=0 Oc=0 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计二、同步十进制计数器二、同步十进制计数器741607416074160 74160 是同步十进制加是同步十进制加1 1计数器，具有同步置数计数器，具有同步置数和异步清零的功能和异步清零的功能,控制信号与控制信号与7416174161相同相同.计数计数范围从范围从0000 0000 到到10011001循环循环.7416
7、0 74160 aQa Qb QcQdCPOcCrLDTPbc dl7416074160逻辑符号逻辑符号Oc=QdQcQbQaTOc=QdQcQbQaT西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计三、十进制可逆集成计数器三、十进制可逆集成计数器7S4L192 7S4L192 功能表功能表 特点：特点：双时钟输入双时钟输入CP+CP+、CP-CP-，上升沿上升沿有效。有效。异步清异步清0 0端端CrCr，高电平高电平有效。有效。异步预置控制端异步预置控制端LD LD，低电平低电平有效。有效。进位输出进位输出OcOc、借位输出、借位输出O OB B分开。分开。逻
8、辑符号逻辑符号 CP+CP-LD CrQDQCQBQA1000000110DCBA1101110加法计数减法计数保持西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计四、二进制可逆集成计数器四、二进制可逆集成计数器74LS169 74LS169 功能表功能表 特点：特点：加减控制型可逆计数器。加减控制型可逆计数器。无清无清0 0端，清端，清0 0靠预置。靠预置。进位和借位都为进位和借位都为OcOc。计数允许端计数允许端P P、T T，低电平有效。，低电平有效。逻辑符号逻辑符号西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计1 1、同
9、步级联、同步级联QAQBQCQDQ0Q1Q2Q3Oc1P1T174161(1)QAQBQCQDQ4Q5Q6Q7Oc2P2T211CP74161(2)CPCP7.1.2 7.1.2 集成计数器的级联集成计数器的级联 工作过程工作过程:Cp QCp Q3 3Q Q2 2Q Q1 1Q Q0 0 T T2 2=Oc1 Q=Oc1 Q7 7Q Q6 6Q Q5 5Q Q4 4Oc=QdQcQbQaT0000 0 00000000 0 00000001 0 00000001 0 00001 1 0 0000 0 00001110 0 00001110 0 00001111 1111 1 1 0000 0
10、0000000 0 00010000 0 00012 215151616西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计2 2、异步级联、异步级联工作过程工作过程:Oc=QdQcQbQaT0000 1 00000000 1 00000001 1 00000001 1 00001 1 1 0000 1 00001110 1 00001110 1 00001111 1111 0 0 0000 00000000 10000 12 215151616Cp QCp Q3 3Q Q2 2Q Q1 1Q Q0 0 CP CP2 2=Oc1 Q=Oc1 Q7 7Q Q6 6Q
11、Q5 5Q Q4 4 0001 0001西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7.1.3 7.1.3 任意模值计数器任意模值计数器0001000110011001输输 入入输输 出出CPCP CrCr LDLDP PT TD DC CB BA A Q QD DQ QC CQ QB BQ QA A0 0 0 00 00 00 01 1 0 0 d dc cb ba ad dc cb ba a1 11 11 11 11 11 10 01 11 1 1 1 0 0 加计数加计数保持保持 保持保持 Oc=0 Oc=0 7416174161功能表功能表00000
12、00000100010001100110100010001010101011001100111011110001000101010101011101111001100110111011110111011111111异步清零异步清零同步置数同步置数西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例：例：用用7416174161实现模实现模M=7M=7计数器。计数器。1.1.异步清异步清0 0法法00001000010011000010101001101110QaQbQcQdCr=0过渡状态过渡状态1Cr=MCr=M中的中的“1 1”与非与非西安电子科技大学国家级精
13、品课程数字电路与系统设计国家级精品课程数字电路与系统设计异步清零的时序波形：异步清零的时序波形：CpCp1 2 3 4 5 6 7 8 91 2 3 4 5 6 7 8 9QaQaQbQbQcQc西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计2.2.同步置数法同步置数法QdQcQbQa0000000100100011010001010110LD=0例：例：用用7416174161实现模实现模M=7M=7计数器。计数器。QdQcQbQa0001000100100011010001010111LD=0计数状态表计数状态表1 1计数状态表计数状态表2 2西安电子科技
14、大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计M=计数终值计数终值-计数初值计数初值+1计数器模值计数器模值(M)(M)的确定的确定QdQcQbQa0000000100100011010001010110计数状态表计数状态表1 1计数终值计数终值110110LD=LD=计数终值计数终值中的中的“1 1”与与非非计数初值计数初值000000西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计3.3.可编程计数器（利用可编程计数器（利用OcOc端端)M=24-DQdQcQbQa1001101010111100110111101111例：例：用用74
15、16174161实现模实现模M=7M=7计数器。计数器。LD=0计数终值计数终值=2=24 4-1-1计数初值计数初值D DM=计数终值计数终值-计数初值计数初值+1Oc=QdQcQbQaTOc=QdQcQbQaTM=2n-D西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计M=2n-D可编程计数器的计数范围可编程计数器的计数范围计数初值计数初值D D计数终值计数终值=2=2n n-1-1Mmax=2nMmin=2当当D=0时时当当D=2n-2时时西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例：例：分析以下计数器的计数模值分析以
16、下计数器的计数模值M=?M=?M=计数终值计数终值-计数初值计数初值+1M=(1000-0010+1)M=(1000-0010+1)2 2=7=71010M=(1111-1001+1)M=(1111-1001+1)2 2=7=71010M=2n-D=24-9=7西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例：例：用用7416174161实现模实现模6060计数器计数器大模分解法大模分解法QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP=10 x6=M=10 x6=M1
17、 1xMxM2 2M M1 1=2n-D=24-10=6M M2 2=2n-D=24-6=1060=6x1060=6x10西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计整体置数法整体置数法M(60)=计数终值计数终值(59)(59)-计数初值计数初值(0)(0)+159=(111011)59=(111011)2 2LDLD=Q QBQ QAQ QD Q QBQ QA西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计 Oc Oc整体置数法整体置数法M=计数终值计数终值-计数初值计数初值+1M=2n-D60=28-DD=28-60=1
18、96=(11000100)2LDLD=Oc Oc 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计实现任意模实现任意模M M计计数器的方法总结数器的方法总结异步清异步清0 0法法计数范围计数范围:0-M:0-M1,1,Cr=MCr=M中的中的“1 1”与非与非同步置数法同步置数法计数范围计数范围:D-D+M:D-D+M1,1,LD=LD=计数终值计数终值中的中的“1 1”与非与非 Oc Oc同步置数法同步置数法计数范围计数范围:2:2n n-M-2-M-2n n-1,-1,LD=Oc LD=Oc 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字
19、电路与系统设计模模M M计数器计数器=M=M倍分频器倍分频器计计数器与分频器的关系数器与分频器的关系0 0时钟频时钟频率率f fcpcp输出频率输出频率f fo o=f=fcpcp/7/7西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7.2 7.2 集成寄存器和移位寄存器集成寄存器和移位寄存器7.2.1 7.2.1 常用集成寄存器常用集成寄存器4D4D寄存器寄存器7417174171逻辑符号逻辑符号1Q1Q2Q2Q3Q3Q4Q4QCP1D2D3D4DCr74171CrCrCPCPD DQ Qn+1n+1Q Qn+1n+10 01 11 11 11 10 00
20、01 11 10 00 01 10 0Q QQ Q7417174171功能表功能表西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7437374373功能表功能表8D8D锁存器锁存器7437374373的逻辑符号的逻辑符号1Q2Q3Q4Q5Q6Q7Q8QEN01D 2D 3D 4DEN1743735D 6D 7D 8D控制控制输出输出使能使能输入输入数码数码输出输出高阻高阻ENEN0 0ENEN1 1D DQ Qn+1n+1Q Q1 10 01 11 11 10 01 10 00 00 00 07.2.1 7.2.1 常用集成寄存器常用集成寄存器西安电子科技大学
21、国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7.2.2 7.2.2 集成移位寄存器集成移位寄存器Q Q2 2n+1n+1=Q=Q1 1Q Q3 3n+1n+1=Q=Q2 2Q Q4 4n+1n+1=Q=Q3 3Q Q1 1n+1n+1=S+RQ=X+XQ=X=S+RQ=X+XQ=X 01010101 0 0 0 0 0 0 0 0 010010 1 1 0 0 0 0 0 0 01 01 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1.1.移位寄存器移位寄存器西安电子科技大学国家级精品课程数字电路与系统设计国家级精
22、品课程数字电路与系统设计移位寄存器的分类移位寄存器的分类串入串入-串出串出（serial-in,serial-out）串入串入-并出并出（serial-in,parallel-out)并入并入-并出并出（parallel-in,parallel-out）并入并入-串出串出（parallel-in，serial-out）左移左移/右移右移（right/left shift register）西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计2.2.四位双向移位寄存器四位双向移位寄存器74194 74194 7419474194逻辑符号逻辑符号D D0 0D D3 3
23、：并行数码输入端。并行数码输入端。CrCr：异步清异步清0 0端，低电平有效。端，低电平有效。S SR R、S SL L：右移、左移串行数码输入端。右移、左移串行数码输入端。S S1 1、S S0 0：工作方式控制端。工作方式控制端。74194Q0Q1Q2Q3CrSLS0CPD0S1D1D2D3SR西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7419474194功能表功能表74194Q0Q1Q2Q3CrSLS0CPD0S1D1D2D3SRCrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcdSRSLSR
24、Q2Q0Q1Q1Q2Q3SL保持保持西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计2.74LS1942.74LS194的应用的应用例例:7 位串入位串入/并出转换电路。并出转换电路。SrSr（1 1）实现串并、并串转换）实现串并、并串转换西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计CPQ1Q2Q3Q4Q5Q6Q7Q8操作操作x00000000清零清零101111111置数置数2d00111111右移右移个个时钟时钟3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d
25、3d2d1d0018d6d5d4d3d2d1d00901111111置数置数SrSr西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例例:7 位并入位并入/串出转换电路。串出转换电路。西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计CPQ0Q1Q2Q3Q4Q5Q6Q7操作操作10d1d2d3d4d5d6d7置数置数210d1d2d3d4d5d6右移右移个个时钟时钟3110d1d2d3d4d541110d1d2d3d4511110d1d2d36111110d1d271111110d181111111090d1d2d3d4d5d6d7
26、置数置数并入并入/串出转换电路的工作过程串出转换电路的工作过程 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计组合电路组合电路 移位寄存器移位寄存器Q0 Q1 Q2 Qm-1SRf移位型计数器移位型计数器的的次态次态方程特方程特点：点：一般移位型计数器一般移位型计数器的实现框图的实现框图m m为为移位寄存器的位数移位寄存器的位数（）移位寄存器构成移位型计数器（）移位寄存器构成移位型计数器西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计环形计数器环形计数器10100 0100 1000 1000 0001 0001 0010 00
27、10 有效循环状态有效循环状态转移图转移图次态方程次态方程:m m为为移位寄存器的位数移位寄存器的位数这样的电路存这样的电路存在什么问题呢在什么问题呢?西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计10010 0010 0100 0100 1000 1000 0001 0001 有效循环状有效循环状态图态图0111 0111 1011 1011 1101 1101 1110 1110 0011 0011 1001 1001 1100 1100 0110 0110 0101 0101 1010 1010 0000 0000 1111 1111 电路不能电路不能自
28、启动自启动!无效循环无效循环状态图状态图西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计具有自启动的具有自启动的环形计数器环形计数器 10000 0000 1000 1000 000000001001 1001 1011 1011 1101 1101 0001 0001 0100 0100 0010 0010 0011 0011 0101 0101 0111 0111 1111 1111 0110 0110 1100 1100 1010 1010 1110 1110 0000 0000 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统
29、设计10010 0010 0100 0100 1000 1000 0001 0001 有效循环状有效循环状态图态图0111 0111 1011 1011 1101 1101 1110 1110 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计a.a.次态方程为次态方程为b.b.最大的模值最大的模值 Mmax=mMmax=m环形计数器的特点：环形计数器的特点：西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计次态方程为次态方程为:扭环计数器扭环计数器 0000 0000 1000 1000 1100 1100 1110 1110 01
30、11 0111 0011 0011 0001 0001 1111 1111 0100 0100 1010 1010 1101 1101 0110 0110 0101 0101 0010 0010 1001 1001 1011 1011 10 01 1西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计0000 0000 1000 1000 1100 1100 1110 1110 0001 0001 0011 0011 0111 0111 111111110100 0100 1010 1010 110111010110 0110 100110010010 0010 0
31、101 0101 10111011有效状态有效状态1001 1001 1011 1011 1101 1101 1111 1111 1扭环计数器的自启动问题扭环计数器的自启动问题西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计a.a.次态方程为次态方程为b.b.最大的模值最大的模值 Mmax=2mMmax=2m扭环计数器的特点：扭环计数器的特点：西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计7.3 7.3 序列信号的产生与检测电路设计序列信号的产生与检测电路设计 序列信号发生器序列信号发生器:能够循环产生一组或多能够循环产生一组或
32、多组序列信号的组序列信号的时序电路时序电路。周期序列信号周期序列信号:110101110101110101110101110101 110101 110101110101序列信号的长度序列信号的长度M=6 M=6 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计 反馈移位型序列信号发生器反馈移位型序列信号发生器 根据序列信号长度根据序列信号长度M M，确，确定移存器位数定移存器位数n n。确定移存器的确定移存器的M M个独立状个独立状态。态。根据根据M M个状态列出移存器个状态列出移存器的态序表和反馈函数表，的态序表和反馈函数表，求出反馈函数求出反馈函数S SR
33、 R(S(SL L)。检查自启动性能。检查自启动性能。画逻辑图。画逻辑图。西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计1 1001001、0 0011011、0 0111111、1 1111111、1 1110110、1 1100100 例：设计一个产生例：设计一个产生100111100111序列的反馈移位序列的反馈移位型序列信号发生器。型序列信号发生器。解：解：确定移存器位数确定移存器位数n n，因，因M=6M=6，故，故n3n3。确定移存器的确定移存器的6 6个独立状态个独立状态(左移左移)。1 10000、0 00101、0 01111、1 11111
34、、1 11111、1 11010因因111111是两个相同的状态，是两个相同的状态，n=4 n=4 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计Q Q0 0Q Q1 1Q Q2 2Q Q3 3S SL L 列移存器的态序表和反馈函数表列移存器的态序表和反馈函数表1 1001 001 0 0011 011 0 0111 111 1 1111 111 1 1110 110 1 1100 100 1 10 00 01 11 10 01 11 10 01 10 01 10 01 11 11 10 00 01 11 10 01 11 11 11 11 11 11 11
35、 10 01 11 11 11 10 00 000000101111110100000010111111010Q0 0Q1 1Q2 2Q3 3SL1 1001001、0 0011011、0 0111111、1 1111111、1 1110110、1 1100100 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计检查自启动性能？检查自启动性能？求出反馈函数求出反馈函数S SL L1111000001111000011110Q0Q1Q2Q3SL10100100100100110010010111001110主0111111100000001100010110110
36、1101西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计101001001001001101101100主00010111001000001000111111101011110101011 11 11 11 10 00 000000101111110100000010111111010Q0 0Q1 1Q2 2Q3 3SL检查自启动性能？检查自启动性能？西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计反馈网络采用反馈网络采用SSISSI门门画逻辑电路画逻辑电路 74194Q0Q1Q2Q3S1S0SL101CPSLZCP1 11 11
37、 11 10 00 000000101111110100000010111111010Q0 0Q1 1Q2 2Q3 3SLS SL L=Q=Q2 2+Q+Q0 0Q Q3 3西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计反馈网络采用反馈网络采用MSIMSI器件器件1 11 11 11 10 00 000000101111110100000010111111010Q0 0Q1 1Q2 2Q3 3SL用用4 4选选1 1器件实现器件实现S SL L1 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 000000101111
38、110100000010111111010Q0 0Q1 1Q2 2Q3 3SLQ Q0 0Q Q2 2-A-A1 1A A0 0 D D0 0=D=D2 2=1=1D D1 1=Q=Q3 3 D D3 3=0=0 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZY14选1MUX0Q Q0 0Q Q2 2-A-A1 1A A0 0 D D0 0=D=D2 2=1=1D D1 1=Q=Q3 3 D D3 3=0=0 画逻辑电路画逻辑电路 西安电子科技大学国家级精品课程数字电路与系统设计国家级
39、精品课程数字电路与系统设计画出逻辑电路图。画出逻辑电路图。计数型序列码发生器计数型序列码发生器组合输出电路组合输出电路模模 M M计数器计数器Q1Q2QnCPZ Z1 1 Z Z2 2 Z Zm m实现逻辑框图实现逻辑框图:实现步骤实现步骤:根据序列信号长度根据序列信号长度M M，设，设计模计模M M计数器，状态自定计数器，状态自定;按计数器的状态转移关系按计数器的状态转移关系和序列码的要求设计组合输和序列码的要求设计组合输出电路出电路;西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例：设计一个能同时产生两组序列码例：设计一个能同时产生两组序列码的双序列码发生
40、器，要求两组序列码的双序列码发生器，要求两组序列码分别为：分别为：Z1Z1110101110101，Z2Z2010110010110。解：解：根据序列确定计数器的模值根据序列确定计数器的模值M=6(2)(2)确定计数器的确定计数器的M M个计数状态个计数状态 001 001 010 010 011 011 100 100 101 101 110 110 选选7416174161计数器计数器西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计(3)(3)列出组合输出电路的真值表列出组合输出电路的真值表 Z Z1 1110101110101，Z Z2 2010110 0
41、10110 (4)(4)用用3-83-8译码器和与非门实现组合电路译码器和与非门实现组合电路 Q QC C Q QB B Q QA A Z Z1 1 Z Z2 2 0 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 0 1 1 0 1 1 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 0 Z Z1 1=(1,2,4,6)=(1,2,4,6)Z Z2 2=(2,4,5)(2,4,5)西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计(5)(5)画逻辑电路
42、图画逻辑电路图 Z Z1 1=(1,2,4,6)=(1,2,4,6)Z Z2 2=(2,4,5)(2,4,5)Q QC C Q QB B Q QA A Z Z1 1 Z Z2 2 0 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 0 1 1 0 1 1 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 0 0 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计 用用74LS19474LS194设计一个能设计一个能自启动的模自启动的模6 6扭环计数器扭环计数器
43、选选7419474194实现计数器实现计数器 列出组合输出列出组合输出电路的真值表电路的真值表 Z Z1 1=(0,1,4,7)=(0,1,4,7)Z Z2 2=(3,4,7)(3,4,7)Z Z1 1110101110101，Z Z2 2010110 010110 西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计 用用3-83-8译码器和与非门实现组合电路译码器和与非门实现组合电路 Z Z1 1=(0,1,4,7)=(0,1,4,7)Z Z2 2=(3,4,7)(3,4,7)西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计序列码
44、发生器两种方法比较序列码发生器两种方法比较计数器型计数器型:根据序列信号长度根据序列信号长度M M，设计模，设计模M M计数器，状计数器，状态自定态自定;按计数器的状态转按计数器的状态转移关系和序列码的要移关系和序列码的要求设计组合输出电路求设计组合输出电路;优点优点:设计过程简单设计过程简单,可同时产生多个序列。可同时产生多个序列。移位型移位型:根据序列信号长度根据序列信号长度M M，确，确定移存器位数定移存器位数n n。确定移存器的确定移存器的M M个独立状个独立状态。态。根据根据M M个状态列出移存器个状态列出移存器的态序表和反馈函数表，的态序表和反馈函数表，求出反馈函数求出反馈函数S
45、SR R(S(SL L)。检查自启动性能。检查自启动性能。缺点缺点:设计过程较复杂设计过程较复杂,只只能产生一个序列。能产生一个序列。西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计例例:给定元器件给定元器件7416174161计数器一个，计数器一个，8 8选选1 1数数选器一个，选器一个，SSISSI门电路若干。利用给定元器件门电路若干。利用给定元器件 试设计一个能产生如图所示输出波形的电路试设计一个能产生如图所示输出波形的电路,并画出电路图。并画出电路图。123456789101112131415UiU01U02西安电子科技大学国家级精品课程数字电路与系统设
46、计国家级精品课程数字电路与系统设计设计分解设计分解123456789101112131415UiU01U02(1)U(1)U0101输出波形是输出波形是:每来每来7 7个个U Ui i输入脉冲输出输入脉冲输出 一个脉冲一个脉冲,即即U U0101是是U Ui i输入脉冲的输入脉冲的7 7分频分频;(2)U(2)U0202波形可认为是波形可认为是01001100100110序列码序列码;(3)(3)设计一个模设计一个模7 7计数器计数器,列出列出U U01,01,U U0202 与计数与计数状态的关系状态的关系;西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计U
47、U0101,U,U0202与模与模7 7计数状态的关系计数状态的关系 Q QC C Q QB B Q QA A U U01 01 U U0202 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 1 0 0 1 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 123456789101112131415UiU01U02(1)U(1)U0101=Q=QC C+Q+QB B+Q+QA AU Ui i(2)U(2)U0202用用8 8选选
48、1 1数选器实现数选器实现 U U0202=Q QC CQ QB BQ QA A010011001001100 0 T T西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计实现电路逻辑图实现电路逻辑图(1)U(1)U0101=Q=QC C+Q+QB B+Q+QA AU Ui i(2)U(2)U0202用用8 8选选1 1数选器实现数选器实现 U U0202=Q QC CQ QB BQ QA A010011001001100 0 T T西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计xzxz0 1 1 0 1 1 0 1 0 1 0
49、1 1 0 1 00 0 0 0 1 0 0 1 0 0 0 0 0 0 1 03.3.序列码检测序列码检测实现逻辑框图实现逻辑框图 Z Z(检测标志检测标志)检测组合电路检测组合电路 Q1Q2QnSR(SL)n n位移位寄存器位移位寄存器 CP.序列码输入序列码输入x x例例:设计一个序列码检测电路设计一个序列码检测电路,输入序列与输入序列与 输出的关系为输出的关系为:西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计设计考虑设计考虑 (1)(1)可重叠的可重叠的11011101序列检测序列检测;(2)(2)需要需要3 3位移位寄存器存前位移位寄存器存前3 3位
50、位110110;(4)(4)用用7419474194实现逻辑电路。实现逻辑电路。(3)(3)检测标志的表达式：检测标志的表达式：Z=QZ=Q2 2Q Q1 1Q Q0 0X X西安电子科技大学国家级精品课程数字电路与系统设计国家级精品课程数字电路与系统设计xzxz0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 00 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0如何考虑设计不可重叠的序列检测如何考虑设计不可重叠的序列检测 注意：注意：检测到序列后要修改移位寄存检测到序列后要修改移位寄存 器的内容为第一位的反器的内容为第一位的反(非非)。可重叠可重叠不可重叠不可重叠 西安
