1、14.1 基本基本 RS触发器触发器4.1.1 概述概述1.触发器的特点触发器的特点(1)具有两个稳定存在的状态,用来表示逻辑状态的0和1,或二进制数0和1。触发器有两个输出端,分别用Q 和Q 表示。正常情况下Q 和Q 总是互补的。约定Q 端的状态为触发器的状态,如果Q 为“1”,Q 为“0”,表示为Q=1,Q=0,则称触发器为“1”状态;如果Q 为“0”,Q 为“1”,表示为 Q=0,Q=1,则称触发器为“0”状态。这样可以用Q 端的状态表示逻辑变量的两种取值或一位二进制数。2(2)在触发信号的作用下,根据不同的输入信号可以把触发器的输出(Q)置为1或0状态。即在一定的条件下输出状态是可以变
2、化的。(3)输入信号消失后,触发器能够把对它的影响保留下来,即具有“记忆”功能。32.触发器的分类触发器的分类触发器的电路结构形式不同,触发信号的触发方式也不一样。在不同的触发方式下,当触发信号到达时,触发器的状态转换过程具有不同的特点。如果按照电路的结构进行分类,可以分为 RS锁存器、同步触发器(也称为时钟控制触发器,简称钟控触发器)、主从触发器、维持阻塞触发器、边沿触发器等。如果按照触发方式进行分类,可以分为电平触发器、脉冲触发器和边沿触发器三种。如果按照逻辑功能进行分类,可以分为 RS触发器、JK 触发器、D触发器、T 触发器和T触发器五种。各类触发器又可以由 TTL电路或 CMOS电路
3、组成。本章首先从触发器的结构及触发方式入手,然后重点从逻辑功能及描述的角度进行分析,最后介绍常见的集成触发器。44.1.2 基本基本RS 触发器触发器基本 RS触发器由两个门电路交叉耦合而成,它是各类触发器的一部分,也是分析其他触发器的基础。由于基本 RS触发器的置0或置1操作是由输入的置0或置1信号直接完成的,不需要触发信号的触发,所以没有把它归入下一节的触发器当中,以示区别。基本 RS触发器可以由两个“与非”门组成,也可以由两个“或非”门组成,集成触发器中前者多见,所以这里我们以“与非”门组成的触发器为例进行介绍。51.基本基本 RS触发器的电路组成触发器的电路组成由“与非”门组成的基本
4、RS触发器如图4 1所示,其中图4 1(a)为基本 RS触发器的逻辑图,图4 1(b)为逻辑符号。6783.状态真值表状态真值表将逻辑功能的分析结果进行归纳,把基本 RS触发器的输入信号、触发器的初态以及触发器的次态列成表格即为基本 RS触发器的状态真值表,如表41所示。910114.2 同步同步RS 触发器触发器4.2.1 RS 触发器电路结构触发器电路结构电平触发的触发器又称为同步触发器。基本 RS触发器的工作特点是:“置1”、“置0”的负脉冲一出现,Q 端的状态立即发生变化,这种工作方式称为直接置位复位。在实际的数字系统中,一个电路不仅仅只有一个触发器,往往要求整个电路一起动作,即在同一
5、个指挥信号的统一指挥下,统一更新状态。这样就要求在触发器的输入端增加一个控制端,使触发器加上输入信号以后并不立刻输出新的状态,而是在控制信号到来以后,再根据输入信号统一更新状态,这个控制信号是一系列的矩形脉冲信号,称为时钟脉冲(ClockPulse),也称为同步信号,简称时钟,用 CP表示。有时钟控制端的触发器称为同步触发器,或称为时钟控制触发器。同步 RS触发器的电路结构如图4 3所示,其中图4 3(a)为同步 RS触发器的逻辑图,图4 3(b)是它的逻辑符号。121314154.2.3 电平触发方式的动作特点电平触发方式的动作特点(1)只有 CP变为有效电平时,触发器才能接受输入信号,并按
6、照输入信号将触发器的输出置成相应的状态。(2)在 CP=1的全部时间里,R 和S 状态的变化都可能引起输出状态的改变。在 CP回到0以后,触发器保存的是 CP回到0以前瞬间的状态。根据上述的动作特点可以想象到,如果在 CP=1期间R、S 的状态多次发生变化,那么触发器输出的状态也将发生多次翻转(称为“空翻”),这就降低了触发器的抗干扰能力。16【例4-2】已知同步 RS触发器的输入波形如图4-4所示,设触发器的初始状态Qn=0试画出输出端波形。解解 因为只有 CP=1时,触发器的状态才会发生变化,所以只找出 CP=1的各段,每一段按照状态真值表画出。输出波形如图4-4所示。特别注意:在 CP=
7、1期间,若R=1,S=1,则Q=1,Q=1,当 CP回到低电平后,Q 的状态不确定用虚线表示。17184.3 边边 沿沿 触触 发发 器器4.3.1 边沿边沿JK 触发器触发器 1.逻辑符号逻辑符号 边沿JK 触发器逻辑符号如图4 5所示。方框里 CP端处的箭头号“”表示电路是边沿触发器,方框外 CP端处的小圆圈“”表示触发器的工作是受 CP下降沿控制,即下降沿触发有效;反之,如果没有小圆圈“”,则表示上升沿触发有效。19202.逻辑功能逻辑功能 JK 触发器是一种具有保持、翻转、置1、置0功能的触发器,它克服了RS触发器的禁用状态,是一种使用灵活、功能强、性能好的触发器。边沿JK 触发器的逻
8、辑状态表如表43所示,JK 触发器的状态转换图如图46所示,边沿JK 触发器的时序图如图47所示。212223【例43】在边沿JK 触发器中,给定CP和J、K 的波形,如图48所示,设触发器的初始状态为1,下降沿触发,画出输出端波形。2425264.3.3 维持阻塞型触发器维持阻塞型触发器图410 维持阻塞型 D触发器的逻辑符号27282.T、T触发器触发器T 触发器的逻辑功能比较简单,当控制端T=1时,每来一个时钟脉冲,它都要翻转一次;而在T=0时,保持原状态不变。图413和图414是 T 触发器的逻辑符号和状态转换图,表46是 T 触发器的真值表。293031324.4 实验实验:触发器的
9、实践应用触发器的实践应用4.4.1 集成触发器的测试集成触发器的测试1.实验目的实验目的(1)熟悉74LS112管脚图(见图4 9)。(2)熟悉74LS74管脚图(见图4 15)。(3)掌握JK 触发器的逻辑功能。(4)掌握 D触发器的逻辑功能。332.实验仪器实验仪器(1)数字电路实验箱。(2)芯片:74LS112(双下降沿JK 触发器)和74LS74(双上升沿 D触发器)。3.实验内容实验内容1)74LS112的逻辑功能测试(1)时钟端 CLK(1管脚)接到单脉冲开关。(2)输入端J、K(2、3管脚)接到逻辑电平开关。(3)输出端及反向输出端接电平指示灯。(4)将直接置“0”端(CLR)和
10、直接置“1”端(PR)接到逻辑电平开关。(5)按照表48进行测试并将测试结果填写在表中。3435364.4.2 触发器的逻辑转换触发器的逻辑转换1.实验目的实验目的(1)掌握各触发器的逻辑功能。(2)掌握触发器相互转换的方法。372.实验仪器实验仪器(1)数字电路实验箱。(2)连续脉冲源。(3)单次脉冲源。(4)74LS112 双 JK 触 发 器(或 CC4027)、74LS00 二 输 入 四 与 非 门(或 CC4011)、74LS74双 D触发器(或 CC4013)、74LS86双异或门。383.实验内容实验内容1)JK 触发器转换为T、T触发器74LS112集成块的引脚图如图4-9所
11、示,在数字电子技术实验仪上选取一个14P插座,按定位标记固定集成块。按图4-16(a)接线,将T 端接逻辑开关的输出插口,输出接逻辑电平显示器输入插口,CP接单次脉冲,按表4-10所示功能测试表测试转换后 T 触发器的功能,并将结果填入表中。按图4-16(b)接线,将T 接高电平,按表411所示功能测试表测试转换后 T触发器的功能,并将结果填入表中。394041422)D 触发器转换为T 触发器74LS74的引脚图如图4-15所示,按图4-17连接电路,按表4-12所示功能测试表测试转换后 T 触发器的逻辑功能,并将结果填入表中。433)JK 触发器转换为D 触发器按图418连接电路,按表413所示功能测试表测试转换后 D 触发器的逻辑功能,并将结果填入表中。444.实验报告要求实验报告要求(1)填写并整理测试结果。(2)写出 D触发器的特性方程。
