1、小 标志位 0表示：正数/大于；1表示：负数/小于 Z：零标志位 0表示：结果不为零；1表示：结果为零 C：进位/借位/移出位 0表示：未进位/借位/移出0；1表示：进位/未借位/移出1 V：溢出标志位 0表示：结果未溢出；1表示：结果溢出 31 30 29 28 27 876543210 NZCV （保留） IFT M4 M3 M2 M1 M0 18 1.2.3 ARM9的状态寄存器(3) 2、控制位 I、F中断控制位控制允许和禁止中断 I1 禁止IRQ中断I0 允许IRQ中断 F1 禁止FIQ中断F0 允许FIQ中断 T控制(标志)位反映处理器的运行状态 T=1时，程序运行于Thumb状态
2、 T=0时，程序运行于ARM状态 M控制位决定了处理器的运行模式 当发生异常时这些位被改变。 如果处理器运行在特权模式，这些位也可以由 程序修改。 M4:0 10000 10001 10010 10011 10111 11011 11111 模式 用户 快中断 中断 管理 中止 未定义 系统 19 1.2.3 ARM9的状态寄存器(4) 3、保留位 CPSR中的其余位为保留位，当改变CPSR中 的条件码标志位或者控制位时，保留位不要改变， 在程序中也不要使用保留位来存储数据。保留位将 用于ARM版本的扩展。 1.2.4 Thumb状态下的寄存器组织 Thumb状态下的寄存器集是ARM状态下寄存
3、 器集的子集。程序员可以直接访问8个通用的寄存 器（R0R7），程序计数器PC、堆栈指针SP、链 接寄存器LR和当前状态寄存器CPSP。 20 本节主要内容 1、中断和异常的概念 2、ARM的异常中断介绍 3、ARM的异常中断响应过程 4、中断向量和中断优先级 1.3 ARM异常 21 1.3 ARM异常 1.3.1 中断和异常的概念 1、中断 当CPU正在执行程序时，系统发生了一件急 需处理的事件，CPU暂时停下正在执行的程序，转去处理相 应的事件，事件处理完后，CPU再返回执行原来的程序，这 种情况称为中断。这是中断的本来意义。 中断事件：引起CPU产生中断、并且与CPU当前所执行 的程序
4、无关的、由外部硬件产生的事件，也叫中断源。中断 事件也常称为外中断。 常说的中断：有时指的是中断的本意，有时指的是外部中 断事件，即外中断。 中断是计算机系统基本的功能 利用中断，外设可以与 CPU并行工作，当外设需要传输数据或控制时，向CPU发 出中断请求信号。CPU响应其请求进行处理。因此，使用中 断既可以实现CPU与外设并行工作，又可以实时处理各种紧 急事件。 22 1.3 ARM异常 2、异常 是指CPU在执行指令时出现的错误，即不正常的 情况。异常是与当前所执行的程序有关的。如存取 数据或指令错误、计算结果溢出等。 异常的处理：也用中断的方式进行处理。 计算机通常是用中断来处理外中断
5、和异常，因此 下面将二者均称为异常。 3、ARM程序的三种执行流程 顺序流程：每执行一条ARM指令，程序计数器 （PC）的值加4；每执行一条Thumb指令，程序计 数器寄存器（PC）的值加2，整个过程是按顺序执 行。 23 对异常的说明 当系统运行时，异常可能会随时发生，为 保证在ARM处理器发生异常时不至于处于未知 状态，在应用程序的设计中，首先要进行异 常处理，采用的方式是在异常向量表中的特 定位置放置一条跳转指令，跳转到异常处理 程序，当ARM处理器发生异常时，程序计数器 PC会被强制设置为对应的异常向量，从而跳 转到异常处理程序，当异常处理完成以后， 返回到主程序继续执行。 我们需要处
6、理所有的异常，尽管我们可以 简单的在某些异常处理程序处放置死循环。 1.3 ARM异常 24 1.3 ARM异常 跳转流程：程序执行了跳转指令，则要跳转到特 定的地址标号处执行，包括跳转到子程序。例如， 跳转指令，B、BL、BLX和BX。 中断流程：当异常中断发生时，系统执行完当前 指令后，将跳转到相应的异常中断处理程序处执行 。在当异常中断处理程序执行完成后，程序返回到 发生中断的指令的下条指令处执行。 在进行异常中断处理程序时，要保存被中断的程序的执行 现场，在从异常中断处理程序退出时，要恢复被中断的程序 的执行现场。 中断处理与子程序调用的区别：中断是随机的，并且与 正在执行的程序无关；
7、子程序调用是程序的主动行为，并且 与正在执行的程序密切相关。 25 1.3.2 ARM的异常 ARM有7种异常 1、复位 处理器上一旦有复位输入，ARM处理器立刻停止执行 当前指令。复位后，ARM处理器在禁止中断的管理模式 下，从地址0 x00000000或0 xFFFF0000开始执行指令。 2、未定义指令异常 当ARM处理器执行协处理器指令时，它必须等待任 一外部协处理器应答后，才能真正执行这条指令。若协 处理器没有响应，就会出现未定义指令异常。 未定义指令异常可用于在没有物理协处理器（硬件） 的系统上，对协处理器进行软件仿真，或在软件仿真时 进行指令扩展。 1.3 ARM异常 26 3、
8、软件中断异常 该异常由执行SWI指令产生，可使用此机制进行软 件仿真。 4、预取中止（取指令存储器中止） 若处理器预取指令的地址不存在，或该地址不允许 当前指令访问，存储器会向处理器发出中止信号，但 当预取的指令被执行时，才会产生指令预取中止异常 。 5、数据中止（访问数据存储器中止） 若处理器数据访问指令的地址不存在，或该地址不 允许当前指令访问时，产生数据中止异常。 1.3 ARM异常 27 6、IRQ异常 当处理器的外部中断请求引脚有效，且 CPSR中的I=0，产生IRQ异常。 系统的外设可通过该异常请求中断服务。 7、FIQ异常 当处理器的外部中断请求引脚有效，且 CPSR中的F=0，
9、产生FIQ异常。 FIQ支持数据传送和通道处理，并有足够的 私有寄存器，从而在应用中可避免对寄存器保 存的需求，减少了开销。 1.3 ARM异常 28 1.3.3 ARM异常中断响应过程 一、进入异常 当发生异常时，除了复位异常立即中止当前指令外，处理 器尽量完成当前指令，然后脱离当前的程序去处理异常。 ARM处理器对异常中断的响应过程如下 ： 1、保存返回地址 将引起异常指令的下一条指令的地址保存到新的异常模式x 下的R14，即R14-中，使异常处理程序执行完后能正 确返回原程序。 2、保存当前状态寄存器CPSR的内容 将CPSR的内容保存到将要执行的异常中断对应的SPSR中 ，便于中断返回
10、时恢复处理器当前的状态位、中断屏蔽位以及 各条件标志位。 1.3 ARM异常 29 3、设置当前状态寄存器CPSR中的相应位 设置CPSR模式控制位CPSR4：0，使处理器进 入相应的执行模式； 设置中断标志位（CPSR6=1），禁止IRQ中断 ； 设置中断标志位（CPSR7=1）禁止FIQ中断，当 进入Reset或FIQ模式时。 4、转去执行中断处理程序 取相应的中断向量给程序计数器PC，使程序开始 执行中断处理程序。 一般地说，矢量地址处将包含一条指向相应程序的转 移指令，从而可跳转到相应的异常中断处理程序处执行异 常中断处理程序 。 1.3 ARM异常 30 1.3 ARM异常 ARM处
11、理器对异常的响应过程可以用伪代 码描述如下 ： R14_=return link SPSR_=CPSR CPSR4：0=exception mode number CPSR5=0 /*当运行于ARM状态时*/ CPSR6=1 /*禁止新的IRQ中断*/ if =Reset or FIQ then CPSR7=1 /*当Reset 或FIQ异常中断时*/ /*禁止新 的FIQ中断*/ PC=exception vector address 31 注意使用异常模式下的特有寄存器 F 每个异常模式对应有两个寄存器 R13_、R14_分别保存相 应模式下的堆栈指针、返回地址；堆栈指 针可用来定义一个存
12、储区域保存其它用户 寄存器，在程序初始化时应该对各种模式 堆栈设置，便于随时使用。 F FIQ模式还有额外的专用寄存器R8_fiq R12_fiq，使用这些寄存器可以加快快 速中断的处理速度。 1.3 ARM异常 32 二、异常返回 1、异常返回应执行的操作 异常处理完毕之后，ARM微处理器会执行以 下几步操作从异常返回： 将返回地址装入PC 把连接寄存器LR的值减 去相应的偏移量，然后送到PC中。 恢复CPSR的值 将SPSR复制回CPSR中。 清除中断屏蔽位 若在进入异常处理时设置了 中断禁止位，要在此清除。 可以认为应用程序总是从复位异常处理程序开始执行 的，因此复位异常处理程序不需要返回。 1.3 ARM异常 33 2、各种异常返回方法 FIQ中断返回 不管是在ARM状态还是在Thumb状态下进入FIQ模式， FIQ处理程序均可以执行以下指令从FIQ模式返回： SUBS PC,R14-fiq ,#4 指令预取中止（ Abort ）异常返回 当指令预取访问存储器失败时，存储器系统向ARM处理 器发出存储器中止（Abort）信
