1、PAGE: EMI常用對策方式及常用對策方式及 EMI 設計簡介設計簡介 信華科技信華科技 (深圳深圳 )有限公有限公 司司 -對策對策 部部 1 PAGE: EMC簡介簡介 EMC (Electro-Magnetic Compatibility) - 裝置裝置 整組設備或系統整組設備或系統 ,在其本身的電磁環境中能圓滿完成動作在其本身的電磁環境中能圓滿完成動作, 同時不同時不 會讓其它在會讓其它在 此環境中的環境中的 設備承受難以忍受的電磁干擾設備承受難以忍受的電磁干擾. EMI (Electro-Magnetic Interference) - 裝置整組設備或系統動作時自身生的雜訊裝置整組
2、設備或系統動作時自身生的雜訊. EMS (Electro-Magnetic Susceptibility) - 裝置整組設備或系統在電磁擾的環境中承受其它雜訊干擾的裝置整組設備或系統在電磁擾的環境中承受其它雜訊干擾的 能力能力 . 2 PAGE: EMC簡介簡介 EMC(就是電磁兼容性就是電磁兼容性 )简单讲就是： - 電子電氣品在操作時電子電氣品在操作時,本身會生可能會干擾到其它品操作本身會生可能會干擾到其它品操作 的電磁波的電磁波 (EMI),同时其本身也其本身也 会受到来自此环境中其它产品发出的 电磁干扰（EMS) 。即是規範品的電磁干擾波即是規範品的電磁干擾波,使其不會影響到其不會影響
3、到其 它的品運作它的品運作 ,同時同時 本身具備可以抵抗外界干擾的能力具備可以抵抗外界干擾的能力。 3 PAGE: EMC簡介簡介 EMC的構成的構成 4 PAGE: EMC簡介簡介 v造成造成 EMC的三要素的三要素 : A.干擾源干擾源 : 自然的自然的 人為的人為的 B.干擾路徑干擾路徑 :空間輻射空間輻射 ,傳導傳導 等等 C.受干擾設備受干擾設備 :電視機電視機 收音機收音機 電話電話 飛機飛機 醫療設備醫療設備 等等 路徑路徑 干擾源干擾源被干擾設備被干擾設備 5 PAGE: EMC簡介簡介 v為何要求電磁兼容為何要求電磁兼容: 電子電氣品之普及電子電氣品之普及,已成為生活中不可或
4、缺的一部分已成為生活中不可或缺的一部分,伴隨著而來的伴隨著而來的 電磁干擾的影響很廣電磁干擾的影響很廣.小至電視畫面受影響小至電視畫面受影響,大至危害飛機安全等大至危害飛機安全等,甚至甚至 影響人體健康的可能影響人體健康的可能,有鑒于此許多國家都已要求品需通過電磁兼容有鑒于此許多國家都已要求品需通過電磁兼容 的測試才能進入市場銷售的測試才能進入市場銷售,同時有些國家也將電磁兼容技術作為壁壘限制進同時有些國家也將電磁兼容技術作為壁壘限制進 口品口品 ，迫使他迫使他 国通過提高成本等來降低對本國品的衝擊通過提高成本等來降低對本國品的衝擊 v通常的指令通常的指令 : 有歐盟的有歐盟的 EMC規範規範
5、 ,通常品標示通常品標示 CE以表明符合以表明符合 EMC等歐盟指令才能等歐盟指令才能 輸入歐洲輸入歐洲 ,可以通過歐盟認證的實驗室或自我宣告方式進行可以通過歐盟認證的實驗室或自我宣告方式進行。美國美國 的FCC，凡凡 銷往美國的電子通訊品皆銷往美國的電子通訊品皆需符合符合 FCC所制定的相應規範所制定的相應規範 。 6 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 v主要介紹三項和你們的品相關的測試主要介紹三項和你們的品相關的測試 1.空間輻射空間輻射 Radiation 7 PAGE: EMI的發生和傳播路徑的發生和傳播路徑 8 PAGE: EMI的發生和傳播路徑的發生和傳播路徑
6、9 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 EN55022/CISPR22 Frequency (MHz) classA (dBuV) classB (dBuV) 3023040(50)30(40) 230100047(57)37(47) ()內為3m LIMIT,()外為10m LIMIT 10m/3m LIMIT相差 10dB,conversion limit is 20log10/3=10.457 Radiated limit(for CE) FCC Part 15B Frequency (MHz) classB 3088 40 88216 43.5 216960 46 9
7、601000 54 Radiated limit(for FCC) 10 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 2.傳導傳導 Conduction 11 PAGE: EMI的發生和傳播路徑的發生和傳播路徑 12 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 13 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 frequencyclassA(dBuV)classB(dBuV) (MHz) QP AVG QP AVG 0.150.5 79 6656 6656 5646 0.55.0 73 60 56 46 5.030 73 60 60 50 1.classA為商業工
8、業使用環境;2.classB為住家使用環境 Conducted limit(for CE) 14 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 3.ESD 靜電靜電 15 PAGE: EMI的發生和傳播路的發生和傳播路 徑徑 3.ESD 靜電靜電 16 PAGE: EMI的發生和傳播路徑的發生和傳播路徑 v EMC對策工作的目的對策工作的目的 : 將將EUT本身生的乾擾降低本身生的乾擾降低,符合標准要求符合標准要求 ,同時同時 EUT本身抗本身抗 乾擾能力乾擾能力 提高，同样满足要求。 1. EMI的生原理 : 電場和磁場伴隨著電壓和電流作用而生的,主要是單位時間電壓電流 的變化率 d
9、I/dt dv/dt影響 ,如果 dI/dt dv/dt越高相應生的電場和磁場乾擾就 越強 . 2. EMI的輻射傳播路徑 : 雜訊是以電波的特性，電場和磁場的方式來傳播 17 PAGE: EMI的發生和傳播路徑的發生和傳播路徑 18 PAGE: EMI 對策原理對策原理 1. EMI形成原因形成原因 源頭 : Clock (square wave) 的上升沿或下降沿瞬間變化生的乾擾,還有 high frequency signal line. 路徑 : 通過空間及乾擾強度大的線. 感應天線 : 乾擾的天線 .主要由 PCB板上的 Trace,連接線 ,外接線 . PATHPATH SOURC
10、ESOURCEANTENNAANTENNA 19 PAGE: EMI 對策原理對策原理 2. EMI對策思路對策思路 (1) 從根源入手 ,從源頭上將輻射能量降低 例如 :時鐘 crystal引角串入電阻 ,clock線上串入磁珠電阻等 (2) 破壞或改變輻射乾擾的路徑 減少耦合機制 ,通常當 trace 為干擾信號頻率的/4時干擾最強 ,可 以改 動走線或加強濾波 (3) 輻射機制的破壞 : 減少縫隙 ,加強濾波 ,改變線的位置 20 PAGE: EMI 對策原理對策原理 3. EMI對策的診斷方式對策的診斷方式 對於一台 EUT,首先我們按照標準的測試方法進行EMI輻射干擾確認 ,找到 測
11、試 Fail的頻率點 ,然後從 EUT實際特點判斷 ,輻射天線的影響 ,路徑的影響 及Source的影響 ,然後再根據各種因素生的影響採取相應的措施.以輻射 為例介紹在 Chamber的初步診斷 : 一. 找到最大輻射方向 二. 移除週邊的信號線 三. EUT本身電源線輻射干擾的判斷 四. 檢 EUT金屬外殼螺絲有無擰緊,接插口的接地是否良好. 五.部可移除接插線的判斷,除電源線外 ,其它可移除的線移除,不可移除 的加 core判斷 21 PAGE: EMI 對策原理對策原理 上述工作完成之後EUT Fail的頻點仍然很高需要找其根源Source進 行細步診斷 . （利用频谱分析仪及电场磁场探
12、棒） 一. 以磁場探棒探測電路板上各主要部分元件雜訊乾擾的強度比 較找到高點 . 二. 以電場探棒或探針探測一步中主要部分的元器件引連接器 比較找到高點 . 上述找到乾擾的源頭與傳播路徑,相關天線根據實際情況進行相 關的對策處理 22 PAGE: EMI 對策原理對策原理 4. EMI對策的處理方式對策的處理方式 (1) 機器外部構造的屏蔽處理 (切斷干擾的傳播路徑使干擾消耗) (2) 機器外部的電源線信號線處理 (因為有些頻率干擾特別是30-300MHZ之間的干擾是通過接插線二次 傳遞 干擾 ,再到輻射到空間 ) (3) 機器部的電源線信號線處理 (線材剪短 ,線材纏繞 ,線材遠離干擾 )
13、(4) 元器件擺設及走線對器件的位置及部走線控制 (5) 機器部振盪線路 (6) 元器件選用 (選擇各種性能參數與干擾類似的相關的特殊的元器件) 23 PAGE: EMI 對策原理對策原理 在在处理EMI問題時對策修改方法往往不只是一種問題時對策修改方法往往不只是一種，可以針對品針對品 的的实际情况,選擇量時可實施選擇量時可實施较好，成本成本 较低的方式低的方式 。 5. EMI常用的對策處理方法常用的對策處理方法 (1). 屏蔽 :外部採用金屬外殼或PCB上主振蕩放大部分主IC SDRAM 加屏蔽罩 塑料外殼部噴涂導電漆或采用電鍍外殼. (2). 接地 : 加粗 PCB板上的地線 增大 PC
14、B板與金屬外殼的接地面 積乾擾較大主 IC背面地可用導電泡棉或金屬彈片直接接地將 干擾直接導入入地改變接地點,改變乾擾路徑 ,縮小迴路面積 . 24 PAGE: EMI 對策原理對策原理 5. EMI常用的對策處理方法常用的對策處理方法(續續) (3). 濾波 : a. 加電阻 : 30-50在Clock, data line, I/O port和其它含有雜訊的電路. b. 加電容 : 10-100P在Clock, power,data Line, I/O port及其它針對所想 抑制含有雜訊的電路. c. 加電感 : power, K/B,data line Clock. d. 加bead:
15、 power Clock data line I/O port. e. 加core: 機器部及外部電纜線上,電源線上 . f. Common Choke:USB2.0, DC Power, AC Power. g. LC或RC濾波 : Clock,data line, I/O port, Power. h. 型濾波 : DC power的輸入端或 IC的power輸入端 . I. T型濾波 : 雜訊較大的 Clock, data line, I/O port, DC power及其他電 路. 上述對策方式使用後的位置及大小需經過多次的測試來決定較佳的 25 PAGE: EMI 對策原理對策原理
16、 濾波圖 26 PAGE: EMI 對策原理對策原理 6.Reconfirm工作工作 在許多 EMI對策上我們會面臨 Golden Sample可符合爾量卻無法符合的困擾,會有 這種現象最主要的是沒有逐一確認所下的對策是否有效,找reconfirm的工作量很重 要的 步驟如下 : 一.將所加的對策修改逐一取下看雜訊是否升高 二.再將對策逐一加下看雜訊是否降低 三.將所有對策加到另一台相同sample上看是否符合 經過反覆確認可以確保量的穩定,同時對各對策的細節加以確定 27 PAGE: EMI Conduction對策方法對策方法 主要針對主要針對 adaptor 電源部分電源部分 (0.15
17、MHz30MHz) X電容電容 Y電容電容 Differential choke vX電容作用電容作用 :抑制抑制 differential mode choke ,電容越大對低頻效果越佳電容越大對低頻效果越佳 vDifferential:電感抑制電感抑制 differential mode 雜訊雜訊 ,感越大對低頻效果越佳感越大對低頻效果越佳 vY電容電容 :抑制抑制 common mode雜訊電容越大對低頻效果越佳雜訊電容越大對低頻效果越佳,在安規方在安規方 面面 有漏電流限制有漏電流限制 , 不可超過不可超過 472 vCommon電感電感 :抑制抑制 common mode雜訊雜訊 ,
18、感越大低頻雜訊效果越佳感越大低頻雜訊效果越佳 這四種元件相互搭配這四種元件相互搭配,調整系數調整系數 ,調整位置調整位置 ,同時達到對雜訊良好的抑同時達到對雜訊良好的抑 制效果制效果 Common choke 28 PAGE: ESD的對策方的對策方 法法 1. 結構上進行調整結構上進行調整 ,減少外殼的孔縫減少外殼的孔縫 ,部分電鍍位置確定部分電鍍位置確定 ,远离敏感电路. 2. 电路中重要電源線信號線對地加電容及重要電源線信號線對地加電容及Varistor. 3. PCB板上地處理板上地處理 ,利用阻抗較低的地網絡將能量消耗掉利用阻抗較低的地網絡將能量消耗掉, 避免進入敏感電路避免進入敏感
19、電路. 4。主IC附近的电源，信号线处理。 5。较长信号线上加CORE。 29 PAGE: EMI 對策原理對策原理 EMI的設計對於整個品開發無論在時間上還是在成 本花費上都很重要 . 30 PAGE: EMI 設計設計 v 整體結構上設計整體結構上設計 (1) 機器外殼屏蔽處理 a. Metal:開孔方式以不規則及小圓孔的原則,避免长缝隙，接縫處要 充分密合滴水不漏,密不透風 ,緣漆不要噴到 机壳表面 ，螺丝接触处 。 b. Plastic: 噴導電漆在殼 ，接縫處上下蓋接觸面積加大，接触良 好。 (2) 機器部電 源線和信号线處理 a. short b.core(for below300
20、MHZ noise) c.shielding(for above 300MHZ noise) (3) 機器外部電 源線和信号线處理 a. short b.core(for below300MHZ noise) c.shielding(for above 300MHZ noise) 31 PAGE: PCB板上設計板上設計 (1) PCB板上元件的擺設布置 I/O口應遠離 主IC, SDRAM及較高頻率的晶振，相互作用 的元件儘量放 一起 , 維持最短路徑擺放;晶振 电路尽量靠近 其主IC;PCB板各 端口的插接線避免 交叉跨越電路主板,避免 交互干擾 ，相互耦合。 (2)Ground處理 ,Analog與Digital安排分開 CPU處地與其它地切割开串入滤波，使高雜訊區隔離 ,（如地面积很大不用 切割）I/O端口地适当切割 ，为低频雜訊提供 Bypass干擾 地，I/O connector地與金 屬機殼密合 , Main b
