1、.重庆李子坝公园的规划设计它是景观丰富的绿色岸线，是市民周末假日、茶余饭后漫步休闲的滨江公园；它是悉心保护的抗战遗迹，是重庆抗战精神、传奇故事集中展现的历史载体。它是重庆两江四岸滨江沿线上靓丽的风景；是渝中区抗战遗址长廊中璀璨的明珠。重庆李子坝公园，是重庆首个抗战遗址公园，也是国内首个以主题公园为载体展示历史文化保护成果的项目。该项目位于渝中区嘉陵江畔，东起上清寺路210号，西达李子坝正街二村，全线长约1.8公里，占地面积约12万平方米，处于重庆两江四岸滨江步道规划区域之内。该项目于2008年开始进行规划设计，2009年5月工程整体动工。2010年5月，公园全面竣工并投入使用，与上清寺区域、红
2、岩村区域抗战遗址建筑共同构成“一心两翼”格局的渝中区抗战遗址长廊，并成为两江四岸滨江沿线一道靓丽的风景线。项目规划条件解析：区位条件：规划区段位于牛滴路滨江沿线，与江北区隔江相望。从江北滨江河岸、牛滴路主干道、嘉陵路、及轻轨线等多方面都有可观赏角度，其风貌特征对于城市形象的塑造具有重要意义。交通条件：基地内有多条人行步道纵向贯通，直抵江边。横向交通有嘉陵路及滨水施工便道两条车行道路贯穿，道路沿线的开口与场地进行连接。基地内部由于场地条件与违章建筑的搭建，使横向交通路线之间无法贯穿。场地及空间条件：基地沿江岸呈带状延伸，背依鹅岭和佛图关山脉，面朝嘉陵江。牛滴路以高架桥形式从基地上部穿过。基地大部
3、分区域坡度较大，最大高差40米，且纵向距离较短，景观面较窄。地形自嘉陵路向嘉陵江逐渐下沉，多数区域为斜坡、台地，台地之间多堡坎和护坡。生态及植物条件：基地内植被覆盖情况较差，场地内岩石较多岩石、泥土多裸露在外，原有植被多为乔木，局部区域保留有大树且景观形态较好，但品种单一，缺乏观赏性。原有绿化呈点状分布，与周围绿地联系较少。环境条件：由于牛滴路的修建，基地内多残墙断壁，建筑垃圾、弃土弃石随处可见。拆迁及附近居民产生的生活垃圾和生活污水污染严重。高架桥下桥墩耸立，箱涵贯穿。原貌环境脏、乱、差，与主城区繁华的都市面貌格格不入。历史文化背景：重庆作为世界反法西斯战争的四大历史名城之一，是抗日战争时期
4、国共两党合作和抗日民族统一战线的重要舞台。渝中区抗战遗址资源近百处，是全市该类资源最为富集的区域。而项目所在地恰好处于曾家岩至化龙桥一线抗战历史文化长廊之内，区内分布有国民军事参议院旧址、交通银行旧址建筑群、刘湘公馆、高公馆、觉庐历史建筑群等抗战建筑遗址，为本项目奠定了丰厚的历史文化基底。但现状历史建筑大部分已转作厂房和民居用房，建筑内外损坏严重，存在一定的安全隐患，且周边环境较差。规划思路：1、 对现有文物建筑进行保护和利用，传承历史文化。2、 以生态设计为主要设计手段。打造绿色岸线3、 利用高差形成特色的台地公园休闲空间，充分利用江景资源。李子坝公园是曾家岩红岩村抗战文化遗址走廊“一心两翼
5、”的“一心”，是重庆抗战文化遗址资源分布相对集中的区域，但文物点的遗址建筑多属于民国时期的建筑，由于年代久远、使用不当等情况，大多保存较差，多处遗址破坏情况严重，保护堪忧；同时公园内60以上的房屋属于C级、D级危房，大部分家庭处于最低居住保障水平以下，户均居住面积仅有28平方米。因此，本着对人民负责、对历史负责、对文化负责、对未来负责的态度，打造李子坝公园，以提升居民生活，唤醒城市记忆，传承历史文脉，弘扬抗战精神。总体设计：文物休闲街区位于公园的中间部分，主要由现状保留的高公馆、交通银行、交通银行学校、金库遗址等组成。设计保留了原始建筑和大树，利用传统材料和工艺，打造多个特色的记忆空间。有金库
6、顶广场、1938街区、观江广场、休闲木平台等景观空间。台地公园位于公园的主入口的右侧，设计利用现状高差，形成入口活动广场、香樟观江平台、观景平台、坡地绿化、台地休闲廊等空间组成。这里提供公园集中活动的空间场所，是市民亲水下江的过度场所、是市民观江、亲水、休闲的主要空间。设计以当地石材、植物、营造生态的主题空间。城市观景阳台位于公园的末端，也是公园的次要入口，功能上主要由观景平台、服务建筑、观江广场、台地绿化等组成。主要为市民提供观景、休闲的场所，同时也是市民下江亲水的过渡空间。抗战历史（文物）建筑群位于李子坝公园内，建筑群主要由刘湘公馆、李根固旧居、交通银行、高公馆、国民政府参议院等5组（8栋
7、）建筑组成。国民时期，国民政府移驻重庆，重庆成为战时首都，是全国抗日战争和反法西斯的最高指挥部。当时，李子坝一带毗邻成渝公路，一些重要机构及各界名人聚居于此。公园建设以前这里是一些老式的瓦房和残垣断壁的棚户区，房屋破旧不堪、污水横流、垃圾遍野，一片破败景象。散落其中的抗战遗址也是凋零破败。在公园建设的前期，我们对文物建筑进行了多次、长期的踏勘和详尽的测绘、摄像工作。规划中，结合文物建筑的现存情况和公园建设实际场地的空间关系，我们将交通银行、李根固旧居、国民政府参议院原址修复设计，而高公馆和刘湘公馆原貌复建至此，形成具有浓厚底蕴的抗战历史文化街区。设计中，从功能设计上，我们在尊重建筑本身风貌的前
8、提下对建筑内部空间进行梳理，使其更好的满足使用；从风貌设计上，尽可能保留具有历史特点和价值的原有构件，以完整保留文物建筑的历史信息。（高公馆）（刘湘公馆）如刘湘公馆近代中式坡屋顶与具有西方建筑特色的壁炉相融合；高公馆保留使用了旧砖砌筑的立面风格并将欧式风格与巴渝民居融合；李根固旧居中清洗并还原的花米石地面和国民政府参议院的红墙青砖等都表达出对抗战历史文化的尊重。（军事参议院）抗战历史文化街区的建成也集中展示了重庆抗战时期的政治、经济、文化、军事、外交、金融等各个方面的历史风貌，是抗战文化的新符号和新阐释。同时，公园内植物选择注重生态可持续性以及良好的景观性。上层乔木：统一全园基调，突出“绿色的
9、生态岸线”主题。以适生性强，抗性强，耐瘠薄土壤的乡土树种为主。主要品种为黄葛树、小叶榕、栾树、重阳木等点景树种：适当选用树姿优美，观赏性强（或花朵芬芳、花色绚烂，或叶色季相变化明显）的景观树种，在重要节点场地处点缀配景。主要品种为香樟、银杏、桂花、玉兰、樱花、紫薇、红枫、红梅等。灌木地被：场地地形多为边坡陡坎及高架桥下荫蔽区域，因此设计考虑以抗性强、具良好水土保持能力并有一定耐荫性的地被植物为主。同时应用色艳花丽的灌木兼顾其景观性。主要品种为山茶、杜鹃、八角金盘、花叶鸭脚木、一叶兰、扁竹根等。消落带植物：消落带为公园内特殊区域，此类地段植物宜选用生态适应性强，耐水淹、耐瘠薄；繁殖容易；无侵入性
10、危害并具一定经济价值的品种，如中华蚊母、小巴茅、芦苇、杭子梢、水蓼等。（观江平台）（建成后的步道景观）（休闲廊道）李子坝公园主要以“博物馆+”的项目形式进行发展，即陈列展览功能和休闲娱乐等功能互为一体、互为补充的形式，在保护文物的同时，彰显文化的深厚。包括打造国际历史文化交流馆、国际文化交流展、抗战名人专题博物馆等，吸纳国际友人，扩大国际知名度；打造精品酒店、特色休闲餐饮、高雅生活会馆等，提升公园娱乐、接待服务功能；打造文化创意产业园、滨江码头、水上舞台等，丰富其文化体验性。（建成后的绿色通廊）本案是浩丰规划设计集团的代表项目之一。浩丰通过对公园的总体策划，建成后的李子坝公园亲水滨江，是渝中首
11、个高品质绿地公园，绿地率约60，植物栽种约7万，突出的滨水园林特色景观，使山水遥相呼应，为市民提供了一个集文化、旅游于一体的公共空间；漫步园中，江风拂面，情不自禁将你拉八城市记忆中。在这里，游客可以感受抗战历史、品鉴渝中文化意蕴，进而更加深刻的了解重庆、认识重庆、热爱重庆。.第8章 组合逻辑电路8.1 学习要求（1）掌握组合逻辑电路的分析方法与设计方法。（2）掌握利用二进制译码器和数据选择器进行逻辑设计的方法。（3）理解加法器、编码器、译码器等中规模集成电路的工作原理和逻辑功能。（4）了解加法器、编码器、译码器等中规模集成电路的使用方法。8.2 学习指导本章重点：（1）组合逻辑电路的分析与设计
12、。（2）加法器、编码器、译码器等的工作原理和逻辑功能。（3）利用二进制译码器和数据选择器进行组合逻辑电路设计。本章难点：（1）组合逻辑电路的分析与设计。（2）加法器、编码器、译码器电路分析。（3）利用二进制译码器和数据选择器进行组合逻辑电路设计。本章考点：（1）由门电路组成的组合逻辑电路的分析与设计。（2）由二进制译码器组成的组合逻辑电路的分析与设计。（3）由数据选择器组成的组合逻辑电路的分析与设计。（4）加法器、编码器、译码器等组合逻辑电路的分析与设计。8.2.1 组合逻辑电路的分析与设计组合逻辑电路由若干个基本门电路组合而成，其在任何时刻的稳定输出只决定于同一时刻各输入变量的取值，与电路以
13、前的状态无关。1组合逻辑电路的分析组合逻辑电路的分析是根据给定的逻辑图，确定该电路的逻辑功能。分析的大致步骤是：由逻辑图写逻辑表达式逻辑表达式化简和变换列真值表分析逻辑功能。2组合逻辑电路的设计组合逻辑电路的设计是根据给定的逻辑功能，画出实现该功能的逻辑图。设计的大致步骤是：由逻辑问题列真值表写逻辑表达式逻辑表达式化简和变换画逻辑图。列真值表是组合逻辑电路设计的关键。设计者必须对问题进行全面分析，弄清楚什么作为输入变量，什么作为输出函数，以及它们之间的相互关系，采用穷举法列出变量可能出现的所有情况，并用0、1表示输入变量和输出函数的相应状态，才能正确地列出真值表。3组合逻辑电路中的竞争冒险在组
14、合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因主要是门电路的延迟。发现竞争冒险的方法是：如果卡诺图中乘积项的圈之间有相邻但不相交的情况，则有竞争冒险存在。消除竞争冒险的方法之一是在函数中增加一个乘积项，把卡诺图中两个相邻但不相交的圈连接在一起。8.2.2 加法器与数值比较器1加法器能实现二进制加法运算的逻辑电路称为加法器。（1）半加器：能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。半加器的真值表如表8.1所示，逻辑表达式为：表8.1 半加器的真值表Ai BiSi Ci0 00 11 01 10
15、 01 01 00 1逻辑图和逻辑符号如图8.1所示。（a）半加器的逻辑图 （b）半加器的逻辑符号图8.1 半加器的逻辑图和逻辑符号（2）全加器：能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。全加器的真值表如表8.2所示，逻辑表达式为：表8.2 全加器的真值表 Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1逻辑图和逻辑符号如图8.2所示。 （a）全加器的逻辑图 （b）全加器的逻辑符号图8.2 全加器的逻辑图和逻辑符号把个全
16、加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，便构成了位的串行进位加法器。2数值比较器用来完成两个二进制数大小比较的逻辑电路称为数值比较器。一位数值比较器的真值表如表8.3所示，逻辑表达式为：逻辑图如图8.3所示。表8.3 一位数值比较器的真值表A BF1(AB) F2(AB) F3(A=B)0 00 11 01 10 0 10 1 01 0 00 0 1图8.3 一位数值比较器的逻辑图8.2.3 编码器将某种信号编成二进制数码的逻辑电路称为编码器。1二进制编码器用位二进制代码来表示个信号的电路称为二进制编码器。3位二进制编码器是把8个输入信号I0I7编成对应的3位二进
17、制代码输出，称为8/3线编码器。分别用000111表示I0I7，真值表如表8.4所示，逻辑表达式为：表8.4 3位二进制编码器的编码表输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1逻辑图如图8.4所示。图8.4 3位二进制编码器的逻辑图2二-十进制编码器将十进制的10个数码09编成二进制代码的逻辑电路称为二-十进制编码器，用于把10个输入信号I0I9（代表十进制的10个数码09）编成对应的4位二进制代码输出，称为10/4线编码器。常用的8421码编码器的真值表如表8.5所示，逻辑表达式为：表8.5 84
18、21码编码器的真值表IY3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1逻辑图如图8.5所示。图8.5 8421码编码器的逻辑图3优先编码器能根据输入信号的优先级别进行编码的电路称为优先编码器。3位二进制优先编码器的输入是8个要进行优先编码的信号I0I7，设I7的优先级别最高，I6次之，依此类推，I0最低，并分别用000111表示I0I7，真值表即优先编码表如表8.6所示，逻辑表达式为
19、：表8.6 3位二进制优先编码表 I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0逻辑图如图8.6所示。 图8.6 3位二进制优先编码器8.2.4 译码器将输入的二进制代码翻译成输出信号以表示其原来含义的逻辑电路称为译码器。1二进制译码器二进制译码器将输入的个二进制代码翻译成个信号输出，又称为变量译码器。3位二进制译码器代码输入的是3位二进制代码A2A1A0，
20、输出是8个译码信号Y0Y7，真值表如表8.7所示，逻辑表达式为：表8.7 3位二进制译码器的真值表A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1逻辑图如图8.7所示。集成二进制译码器和门电路配合可实现逻辑函数，其方法是：首先将函数值为1时输入变量的各种取值组合表示
21、成与或表达式，其中每个与项必须包含函数的全部变量，每个变量都以原变量或反变量的形式出现且仅出现一次，由于集成二进制译码器大多输出为低电平有效，所以还需将与或表达式转换为与非表达式，最后按照与非表达式在二进制译码器后面接上相应的与非门即可。图8.7 3位二进制译码器2二-十进制译码器把二-十进制代码翻译成10个十进制数字信号的电路称为二-十进制译码器，其输入是十进制数的4位二进制编码A3A0，输出的是与10个十进制数字相对应的10个信号Y9Y0。8421 码译码器的真值表如表8.8所示，逻辑表达式分别为：表8.8 8421码译码器的真值表A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4
22、Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0逻辑图如图8.8所示。图8.8 8421码译码器的逻辑图3
23、显示译码器7段LED数码显示器是将要显示的十进制数码分成7段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字，有共阴极和共阳极两种接法，如图8.9所示。发光二极管ag用于显示十进制的10个数字09，h用于显示小数点。对于共阴极的显示器，某一段接高电平时发光；对于共阳极的显示器，某一段接低电平时发光。使用时每个二极管要串联一个约100的限流电阻。（a）外形图 （b）共阴极 （c）共阳极图8.9 LED 7段显示器的外形图及二极管的连接方式驱动共阴极的7段发光二极管的二-十进制译码器，设4个输入A3A0采用8421码，真值表如表8.9所示。表8.9 7段显示译码器的真值表A3 A2 A
24、1 A0a b c d e f g显示字形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 18.2.5 数据选择器与数据分配器1数据选择器能根据选择控制信号从多路数据中任意选出所需要的一路数据作为输出的逻辑电路称为数据选择器。4选1数据选择器有4个输
25、入数据D0、D1、D2、D3，两个选择控制信号A1和A0，一个输出信号Y，真值表如表8.10所示，逻辑表达式为：表8.10 4选1数据选择器的真值表 D A1 A0 YD0 0 0D1 0 1D2 1 0D3 1 1D0D1D2D3逻辑图如图8.10所示。图8.10 4选1数据选择器用数据选择器实现组合逻辑函数的方法是：列出逻辑函数的真值表后与数据选择器的真值表对照，即可得出数据输入端的逻辑表达式，然后根据表达式画出接线图。2数据分配器能根据选择控制信号将一个输入数据传送到多个输出端中的一个输出端的逻辑电路称为数据分配器。1路-4路数据分配器有一路输入数据，2个输入选择控制信号A1、A0，4个
26、数据输出端Y0、Y1、Y2、Y3，真值表如表8.11所示，逻辑表达式为：表8.11 1路-4路数据分配器的真值表A1 A0Y0 Y1 Y2 Y30 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D逻辑图如图8.11所示。图8.11 1路-4路数据分配器的逻辑图8.3 习题解答8.1 写出如图8.12所示各电路的逻辑表达式，并化简之。分析 根据逻辑图写逻辑表达式的方法是：从输入端到输出端，逐级写出各个门电路的逻辑表达式，最后写出各个输出端的逻辑表达式。解 对图8.12（a）所示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为：对图8.12（b）所
27、示电路，从输入端开始的3个与非门的输出分别为、和，输出端F的逻辑表达式为： （a） （b）图8.12 习题8.1的图8.2 写出如图8.13所示各电路的逻辑表达式，并化简之。 （a） （b）图8.13 习题8.2的图分析 在逻辑图比较简单的情况下，可一次性写出输出端的逻辑表达式。解 对图8.13（a）所示电路，逻辑表达式为：对图8.13（b）所示电路，逻辑表达式为：8.3 证明如图8.14所示两个逻辑电路具有相同的逻辑功能。 （a） （b）图8.14 习题8.3的图分析 如果两个逻辑电路的逻辑表达式或真值表完全相同，则它们具有相同的逻辑功能。解 对图8.14（a）所示电路，逻辑表达式为：对图8
28、.14（b）所示电路，逻辑表达式为：因为两个逻辑电路的逻辑表达式完全相同，所以它们具有相同的逻辑功能。8.4 分析如图8.15所示两个逻辑电路的逻辑功能是否相同？要求写出逻辑表达式，列出真值表。 （a） （b）图8.15 习题8.4的图解 对图8.15（a）所示电路，逻辑表达式为：对图8.15（b）所示电路，逻辑表达式为：真值表如表8.12所示。因为两个逻辑电路的逻辑表达式以及真值表完全相同，所以它们具有相同的逻辑功能。表8.12 习题8.4的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011000000118.5 分析如图
29、8.16所示两个逻辑电路，要求写出逻辑式，列出真值表，然后说明这两个电路的逻辑功能是否相同。 （a） （b）图8.16 习题8.5的图解 对图8.16（a）所示电路，逻辑表达式为：对图8.16（b）所示电路，逻辑表达式为：真值表如表8.13所示。因为两个逻辑电路的逻辑表达式以及真值表完全相同，所以它们具有相同的逻辑功能。表8.13 习题8.5的真值表A B CF1F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100101110001011108.6 写出如图8.17所示各电路输出信号的逻辑表达式，并列出真值表。图8.17 习题8.6的图解 对图8.17（a）所示电路，逻辑表达式为：真值表如表8.14所示。对图8.17（b）所示电路，逻辑表达式为：真值表如表8.15所示。 8.7 写出如图8.18所示各逻辑图的输出函数表达式，并列出真值表。图8.18 习题8.7的图解 对图8.18（a）所示电路，逻辑表达式为：真值表如表8.16所示。对图8.18（b）所示电路，逻辑表达式为：真值表如表8.17所示。
